只读存储器单元阵列制造技术

一种只读存储器单元阵列，包括多个鳍式有源区、多个栅极以及多个只读存储器单元。鳍式有源区形成于半导体基板上，沿着第一方向延伸。栅极形成于鳍式有源区，沿着第二方向延伸，第二方向垂直于第一方向。只读存储器单元由鳍式有源区以及栅极形成，并且编码只读存储器单元，使得只读存储器单元的第一子集中每一个具有源极电性连接至较低电源供应线以及只读存储器单元第二子集中每一个具有电性绝缘的源极。第一子集的每一只读存储器单元，包括漏极接触垫具有第一接触垫区域，以及源极接触垫具有第二接触垫区域，第二接触垫区域至少大于第一接触垫区域百分之三十。本发明专利技术可降低接触垫阻抗以及改善良率。

【技术实现步骤摘要】

本专利技术涉及一种只读存储器单元阵列，尤其涉及使用鳍式场效应晶体管(FinFET) 构成的只读存储器单元阵列。
技术介绍
程序化只读存储器(ROM)阵列芯片中，应用(或移除)被选取的存储单元里特定部分的接触垫、介质孔、有源区以及/或金属，以设定每个只读存储器(ROM)中的单元(简称只读存储器单元)开启(on)或截止(off)的状态。每一只读存储器单元可存储一二进制位元的数据，即根据只读存储器单元的位元线至较低电源供应线(Vss)间的路径为电性连接或是电性短路来存储逻辑状态的“0”或“ 1 ”。设计者应用一简单的结构，例如一单端电路(反相器)检测只读存储器单元里的数据状态。如果在一个读取周期内，只读存储器单元的位元线有一可识别的压降(例如一个较初始状态低的电压)，即代表一逻辑状态“1”。当只读存储器单元的位元线保持在与初始状态差不多的较高电压，即代表一逻辑状态“0”。设计者可切换“0”以及“1”的定义。无论如何，驱动电流、漏电流、稳定性以及存储单元的位元线的总容值，决定了高低电压之间的压差。如何改善上述影响压差的因素为关系未来尺寸的挑战。对于元件的驱动电流、漏电流以及稳定度的改善，一鳍式场效应晶体管(FinFET) 应用于只读存储器单元的元件中最佳的选择。这是因为鳍式场效应晶体管(FinFET)外加的侧壁元件宽度(用以改善离子的表现)，以及对于临界电压漏电流和匹配表现两者的较佳的短沟道控制。总而言之，当技术跨越到更高的封装密度的新工艺时代，元件的效能以及可靠度为其中的关键。因此只读存储器单元需要一个新的结构与方法，用以满足和改善在高阶单元应用中的问题和多个鳍式单元的尺寸。
技术实现思路
为了解决现有技术的问题，本专利技术提供一种只读存储器单元阵列，包括多个鳍式有源区、多个栅极以及多个只读存储器单元。鳍式有源区形成于半导体基板上，沿着第一方向延伸。栅极形成于鳍式有源区，沿着第二方向延伸，第二方向垂直于第一方向。只读存储器单元由鳍式有源区以及栅极形成，并且编码只读存储器单元，使得只读存储器单元的第一子集中每一个具有源极电性连接至较低电源供应线以及只读存储器单元第二子集中每一个具有电性绝缘的源极。第一子集的每一只读存储器单元，包括漏极接触垫具有第一接触垫区域，以及源极接触垫具有第二接触垫区域，第二接触垫区域至少大于第一接触垫区域百分之三十。本专利技术另提供一种只读存储器单元阵列，包括多个鳍式有源区、多个栅极以及多个只读存储器单元。鳍式有源区，形成于一半导体基板上并且位于一第一方向。栅极，形成于鳍式有源区并且位于一第二方向，第二方向垂直于第一方向。只读存储器单元，用以存储数据，由鳍式有源区以及栅极形成，编码多个只读存储器单元，使得只读存储器单元的一第一子集中的每一个具有一源极电性连接至一较低电源供应线以及只读存储器单元的一第二子集中的每一个具有电性绝缘的一源极，每一只读存储器单元包括至少两个鳍式场效应晶体管，分别形成于鳍式有源区以及分别位于鳍式有源区与栅极的交会点，其中每一只读存储器单元包括一第一间距位于两个相邻的只读存储器单元内的鳍式有源区之间，以及一第二间距位于两个相邻的只读存储器单元间的鳍式有源区之间，第一及第二间距之间具有一间距比例，间距比例大于1. 5。每一鳍式场效应晶体管包括一栅极电性连接至一字元线， 以及一源极电性连接至一位元线。本专利技术另提供一种只读存储器单元阵列，包括多个鳍式有源区、多个栅极、多个只读存储器单元以及至少两个鳍式场效应晶体管。鳍式有源区，形成于一半导体基板上并且位于一第一方向。栅极，形成于鳍式有源区并且位于一第二方向，第二方向垂直于第一方向。只读存储器单元，用以存储数据，由鳍式有源区以及栅极形成，编码多个只读存储器单元，使得只读存储器单元的一第一子集中的每一个具有一源极电性连接至一较低电源供应线以及只读存储器单元的一第二子集中的每一个具有电性绝缘的一源极。每一只读存储器单元包括一第一间距位于两个相邻的只读存储器单元内的鳍式有源区之间，以及一第二间距位于两个相邻的只读存储器单元间的鳍式有源区之间，第一及第二间距之间具有一间距比例，其间距比例大于1.5。鳍式场效应晶体管，分别形成于鳍式有源区以及分别位于鳍式有源区与栅极的交会点，其中至少两个鳍式场效应晶体管的两个漏极借由形成于硅外延上的一硅化物结构而彼此电性连接。本专利技术可降低接触垫阻抗以及改善良率。附图说明本专利技术能够以实施例伴随所附附图而被理解，所附附图也为实施例的一部分。公知本领域普通技术人员应能知悉本专利技术专利保护范围应被宽广地认定以涵括本专利技术的实施例及其变型，其中图1为本专利技术实施例的一种只读存储器单元阵列的图示。图2为本专利技术实施例的一种只读存储器单元的图示。图3、图4为本专利技术实施例的一种两个只读存储器单元的图示。图5-图8为本专利技术实施例的一种只读存储器单元阵列的俯视图。图9为本专利技术实施例的一种两个只读存储器单元阵列的俯视图。图10为本专利技术实施例的一种两个只读存储器单元阵列的部分图示。其中，附图标记说明如下50、70、80、100、120 只读存储器单元阵列52、72、74 只读存储器单元54J4a-d、86 较低电源供应线56、56a_d 字元线58、58a_d 位元线60 单元范围62 第一接触垫64 第二接触垫75a-d,84a-b 鳍式场效应晶体管76、116 介质孔82、巧4 绝缘结构N、N+l、N+2、N+3 行Χ、Χ+1、Χ+2、Χ+3 列102、122、156、158、159 鳍式有源区104 栅极106 虚拟栅极Sl 第一间距S2 第二间距108 漏极接触垫110 源极接触垫112、lUa-d、113、118a-g 金属线124 绝缘栅极150 半导体结构152 半导体基板160 栅极介电层162 栅极电极164 第一区域166 第二区域X 第二方向Y 第一方向具体实施例方式以下将详细讨论本专利技术各种实施例的制造及使用方法。然而值得注意的是，本专利技术所提供的许多可行的专利技术概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本专利技术的制造及使用方法，但非用于限定本专利技术的范围。对于高速应用，本专利技术使用多鳍改善只读存储器ROM单元的电流以及元件匹配性。本专利技术揭示一多种间距的鳍式(multiple-space fin)结构用以缩小单元面积。前述多种间距的鳍式结构在单元内具有一较小的鳍间距，而在相邻单元间具有一较大的鳍间距。 较小的鳍式间距应用一硅化物层的硅外延达成单元内源极间或漏极间的连接关系。为了降低位元线的容值，本专利技术使用源极端与不对称接触垫(或是介质孔)结构编码，用以降低编码端的容值、接触垫阻值以及增加编码端的稳定性。沟道元件的漏极端使用一正方形(或正圆形)单端接触垫当作位元线至沟道元件的连接路径。但沟道元件的源极端使用较长的接触垫形状，用以降低接触垫阻抗以及改善良率。如图1所示的一只读存储器单元阵列50，包括多个只读存储器单元52用以组成一 2维阵列。在一实施例中，只读存储器单元阵列50包括四列(Χ、Χ+1、Χ+2和X+3)以及四行 (Ν、Ν+1、Ν+2和N+3)。只读存储器单元52由多个鳍式场效应晶体管(FinFETs)构成。在本专利技术揭示的一实施例中，只读存储器单元52为多个掩模式只读存储器单元。在另一实本文档来自技高网...

【技术保护点】
１．一种只读存储器单元阵列，包括：多个鳍式有源区，形成于一半导体基板上，并且沿着一第一方向延伸；多个栅极，形成于上述鳍式有源区，并且沿着一第二方向延伸，上述第二方向垂直于上述第一方向；以及多个只读存储器单元，由上述鳍式有源区以及上述栅极形成，编码上述只读存储器单元，使得上述只读存储器单元的一第一子集中的每一个具有一源极电性连接至一较低电源供应线以及上述只读存储器单元的一第二子集中的每一个具有电性绝缘的一源极，其中上述第一子集的每一上述只读存储器单元，包括一漏极接触垫具有一第一接触垫区域以及一源极接触垫具有一第二接触垫区域，上述第二接触垫区域至少大于上述第一接触垫区域百分之三十。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71