本发明专利技术公开了一种可编程逻辑器件及其访问方法，其中，该可编程逻辑器件PLD包括：电源、PLD模块、和闪存，其中，电源，用于为PLD模块和闪存提供工作电源；闪存，用于存储PLD模块和/或外部处理器所需的数据；还用于接受PLD模块和/或外部处理器访问数据。本发明专利技术能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。
【技术实现步骤摘要】
本专利技术涉及通信领域，具体而言，涉及一种。
技术介绍
在集成电路领域，随着电子元器件的日益微型化和集成电路工艺的不断进步，芯片微型化和集成化已经成为一种趋势，因为芯片集成化程度越高，也就意味着产品体积越小，重量越轻，设计越方便，稳定性越好，成本越低。在通信设备的硬件实现过程中，经常需要同时使用FLASH(闪存)存储设备和可编程逻辑器件(Programmable Logic Device，PLD)，其中，FLASH存储设备主要用来存放处理器的启动代码和文件系统等，以保证处理器启动代码等在掉电时不丢失，可编程逻辑器件 PLD 一般用来实现信号总线接口和寄存器等。在CPU小系统的应用中，CPU访问FLASH存储器经常是通过可编程逻辑器件PLD作为总线接口的。目前，相关技术中FLASH和PLD是作为独立的器件存在，这样，在硬件实现时，集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化。
技术实现思路
本专利技术的主要目的在于提供一种，以至少解决上述的集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化的问题。根据本专利技术的一个方面，提供了一种可编程逻辑器件PLD，包括电源、PLD模块、 和闪存，其中，电源，用于为PLD模块和闪存提供工作电源；闪存，用于存储PLD模块和/或外部处理器所需的数据；还用于接受PLD模块和/或外部处理器访问数据。根据本专利技术的另一方面，提供了一种可编程逻辑器件PLD的访问方法，包括PLD 接收来自外部处理器的访问请求消息，其中，访问请求消息用于请求访问PLD中的闪存； PLD根据访问请求消息向外部处理器返回应答消息；外部处理器根据应答消息对闪存进行读/写操作。通过本专利技术，通过将FLASH集成到PLD中，即在现有PLD内部实现FLASH的存储功能，从而能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图1是根据本专利技术实施例的可编程逻辑器件的示意图；图2是根据本专利技术优选实施例的可编程逻辑器件的内部实现框图；图3是根据本专利技术优选实施例的外部处理器访问可编程逻辑器件的连接示意图4是根据本专利技术实施例的外部处理器访问可编程逻辑器件中的FLASH的方法的流程图。具体实施例方式下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图1是根据本专利技术实施例的可编程逻辑器件PLD的示意图，该PLD包括电源10、 PLD模块20、和闪存(FLASH) 30，其中，电源10，用于为PLD模块20和闪存30提供工作电源； 闪存30，用于存储PLD模块20和/或外部处理器所需的数据；还用于接受PLD模块20和/ 或外部处理器访问本地的上述数据。相关技术中由于FLASH和PLD是作为独立的器件存在，这样，在硬件实现时，集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化。而本实施例通过将FLASH集成到PLD中，即在现有PLD内部实现FLASH的存储功能，从而既能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。上述的PLD模块可以是现有PLD中的原有部件的集合。如图2所示，该PLD是在已有的可编程逻辑器件结构的基础上，在其内部集成闪存 30。该PLD具体包括PLD模块，其包括宏单元202是PLD的基本结构单元(PLD内部可以包括多个宏单元，图2中仅以两个宏单元为例进行说明)，用来实现基本的逻辑功能，宏单元与宏单元之间通过可编程连线106连接，可编程连线负责宏单元之间的信号传递。以及多个IO控制块204负责输入和输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。如图2所示，宏单元202与第一 IO控制块连接，且宏单元202的控制线连接至闪存 30。FLASH 30具有数据线、地址线、和控制线，该FLASH不仅可以被PLD自身访问，而且可以被外部处理器访问。其中，数据线第二 IO控制块连接，地址线与第三IO控制块连接， 控制线与第四IO控制块连接。这样，外部处理器就可以通过PLD的资源来对FLASH进行读写访问操作；同时，PLD模块通过操作控制信号线可以直接访问FLASH，更加方便可靠。如图 3所示，FLASH 30的数据线、地址线、和控制线接入PLD模块20的IO控制块(即分别与第二、三、和四IO控制块连接)，外部处理器50的数据线、地址线、和控制线分别与对应的IO 管脚相连。电源10是PLD的电源部分，外部电源通过PLD的管脚引入后，为可编程逻辑PLD 部分(即上述的PLD模块20)和FLASH 30提供工作所需要的电源。三端开关40，用于实现对闪存30的访问控制。如图3所示，当外部处理器50需要访问FLASH 30时，外部处理器向PLD发出访问FLASH的请求(即访问请求消息)，PLD将内部的三端开关40的②端(即动触点)和③端(即第二静触点)连接以使得外部处理器与FLASH进行访问协商，在协商之后外部处理器就可以通过控制线(包括读/写使能信号， 片选信号等)发出访问操作命令，并通过地址线和数据线操作需要访问的空间。同样的，当 PLD本身需要访问该FLASH时，PLD将内部的三端开关40的①端(即第一静触点)和②端(即动触点)连接以使得PLD与FLASH进行访问协商，协商之后PLD自身就可以通过控制线发出访问操作命令，对FLASH进行读/写操作。这样，能够使外部处理器对PLD中的FLASH 的访问更加方便和有效。同时，FLASH作为PLD的一部分，PLD可以通过内部总线对FLASH进行读写操作，使其对FLASH的访问操作更加方便和可靠。尤其是在需要对可编程逻辑器件进行远程在线升级的应用场合中，使用该优选实施例的PLD可以使升级更加方便，例如，系统首先通过远程CPU加载方式将更新文件下载到该FLASH中，然后PLD自动读取运行FLASH 中的更新文件，从而达到升级的目的。如图1至图3所示的PLD，其内部集成了 FLASH，因此，外部处理器和/或PLD中的 PLD模块可以访问该PLD中的闪存中的数据。下面结合图2和图3，来说明外部处理器50访问PLD内部的FLASH 30中的数据的方法，如图4所示，包括以下步骤步骤S402，当外部处理器50需要对PLD中的FLASH 30进行读/写操作(即访问 FLASH中的数据)时，首先需要向PLD发出访问请求消息，例如，外部处理器通过连接至PLD 模块20中的第一 IO控制块对应的IO管脚向PLD发送访问请求消息；步骤S404，当宏单元202通过第一 IO控制块接收到上述访问控制请求消息后，控制三端开关40的②端(即动触点)和③端(即第二静触点)连接，以使得外部处理器与 FLASH进行访问协商；步骤S406，宏单元202向外部处理器返回应答消息后本文档来自技高网...
【技术保护点】
１．一种可编程逻辑器件ＰＬＤ，其特征在于，包括：电源、ＰＬＤ模块、和闪存，其中，所述电源，用于为所述ＰＬＤ模块和所述闪存提供工作电源；所述闪存，用于存储所述ＰＬＤ模块和／或外部处理器所需的数据；还用于接受所述ＰＬＤ模块和／或所述外部处理器访问所述数据。
【技术特征摘要】
【专利技术属性】
技术研发人员：梁银会，班卫全，王雪松，卢富华，喻筱，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。