制造元件的方法技术

本发明专利技术涉及一种在混合衬底上制造元件的方法。该方法包括以下步骤：提供绝缘体上半导体（ＳｅＯＩ）类型的衬底（１），该衬底（１）包括支撑衬底（１１）和薄层（１３）之间的掩埋氧化物层（１２），在所述衬底（１）中形成多个沟道（３，３’），该沟道在所述薄层（１３）的自由表面（１３０）上开口，并且在穿过所述薄层（１３）和所述掩埋氧化物层（１２）的深度上延伸，所述初级沟道（３，３’）界定所述ＳｅＯＩ衬底（１）的至少一个岛（３０），在所述初级沟道（３，３’）的内部形成掩模（４），并作为覆盖所述薄层（１３）的所述自由表面（１３０）的位于所述岛（３０）的外部的区的层，接着进行热处理，用于分解所述岛（３０）上出现的掩埋氧化物层，从而减小其厚度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于在所谓“混合”衬底上制造电子、光学和/或光电子元件的方法， “混合”衬底即包含具有不同厚度的区的绝缘材料层的衬底，或包含掩埋在半导体材料衬底中的绝缘材料的不同层部分的衬底。
技术介绍
今天，混合衬底越来越受到关注。通过在相同的衬底中交替的块区(bulk area)和可能具有可变的绝缘体厚度的绝缘区，可在相同的单个衬底板上制造不同的元件，例如-在块区上制造在衬底的前面和后面之间具有电连接的元件，例如所谓的“纵向” 元件，-在“SeOI”( “绝缘体上半导体”)类型区或进一步的“SOI” ( “绝缘体上硅”) 类型区上制造彼此完全绝缘、并与其衬底绝缘的元件，例如“M0S”类型的元件或“MEMS”或 “M0EMS”类型的系统。-在具有厚度小于IOnm的非常薄的绝缘体层的区上，制造其他类型的逻辑 MOS元件，所述逻辑MOS元件在绝缘体层下方具有例如接地平面或背栅。缩写“M0S”对应于“金属氧化物半导体”。缩写“MEMS”和“M0EMS”分别对应于“微机电系统”和“微光电机械系统”。已经存在很多制造混合衬底的技术。在下文中，会涉及绝缘体上半导体(SeOI)类型结构的氧化物的本文档来自技高网...

【技术保护点】
１．一种在所谓“混合”衬底（１’）上制造电子、光学和／或光电子元件的方法，所述混合衬底（１’）包括第一绝缘体上半导体区（１００）、称为“块”区的半导体材料区（１０）或第二绝缘体上半导体区（１５），其中在所述第一绝缘体上半导体区中，氧化物层（１２）掩埋在两个半导体材料层（１１，１３）之间，在所述第二绝缘体上半导体区中掩埋的氧化物层比所述第一区（１００）中掩埋的氧化物层薄，该方法包括提供绝缘体上半导体（ＳｅＯＩ）类型的衬底（１），该衬底包括半导体材料的支撑衬底（１１）、薄半导体层（１３）和位于所述支撑衬底（１１）和所述薄层（１３）之间的掩埋氧化物层（１２），其特征在于，该方法包括以下连续的步骤：－...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：G·里乌，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR