多深度浅沟槽隔离工艺制造技术

本发明专利技术涉及一种用于制造半导体裸片的方法，其可具有以下步骤：提供半导体衬底；将所述衬底处理到其中可形成浅沟槽隔离（ＳＴＩ）的点；在晶片上沉积具有预定义的厚度的至少一个底层；在所述底层的顶部上沉积掩蔽层；使所述掩蔽层成形为具有预定义的深度的区域；施加光学光刻过程以暴露其中将形成沟槽的所有区域；及蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于相对于所述掩蔽层区域的位置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在裸片内形成多深度浅沟槽以用于装置隔离的独特工艺。
技术介绍
半导体芯片上的不同区段包括具有需要与半导体裸片的其它部分电绝缘的多个结构的电子电路。为此目的，在相应结构周围形成沟槽。然而，根据相应规格，一些结构需要到达衬底中较深处以充分地提供绝缘的沟槽。存在于半导体装置内形成此类隔离沟槽的各种方法。然而，如果需要位于同一晶片上的具有不同深度的沟槽，那么这些常规方法需要进一步的精心开发。因此，需要提供跨越半导体裸片形成多深度浅隔离沟槽的经改进方法。
技术实现思路
根据一实施例，一种用于制造半导体裸片的方法可包括以下步骤_提供半导体衬底；-将所述衬底处理到其中可形成浅沟槽隔离(STI)的点；在晶片上沉积具有预定义的厚度的至少一个底层；-在所述底层的顶部上沉积掩蔽层；-使所述掩蔽层成形为具有预定义的深度的区域；-施加光学光刻过程以暴露其中将形成沟槽的所有区域；及-蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于相对于所述掩蔽层区域的位置。根据另一实施例，所述使所述掩蔽层成形的步骤可包括以下步骤_施加第一光刻过程以界定其中将形成最深沟槽的区域；-执行蚀刻以将所述掩蔽层移除到预定义的厚度。根据另一实施例，所述方法可进一步包括针对用于具有产品所需的不同沟槽深度的沟槽的至少另一区域重复所述光刻及蚀刻过程以使所述掩蔽层成形的步骤，其中用于最浅沟槽的所述区域为最后界定的一者。根据另一实施例，可在其中将形成所述最深沟槽的所述区域中完全移除所述掩蔽层。根据另一实施例，所述蚀刻所述晶片以形成若干硅沟槽的步骤可为干蚀刻过程，由多个步骤组成，其中每一蚀刻步骤具有其自身的蚀刻特性。根据另一实施例，第一蚀刻步骤可选择性地蚀刻沉积于所述晶片上的所有膜且决不蚀刻所述衬底。 根据另一实施例，开放区域中的剩余掩蔽层的不同量可导致硅沟槽蚀刻的不同开始时间。 根据另一实施例，在完全移除所述最浅沟槽区域上方的至少一个底层之后，可即刻使用第二步骤以将所有沟槽蚀刻到其最终深度。根据另一实施例，掩蔽膜可具有不同于下伏氮化物层的组成。根据另一实施例，可选择掩蔽膜的厚度及性质以提供对形成具有不同深度的隔离沟槽的控制。根据另一实施例，可在从所述掩蔽层内到所述氮化物层内的任何地方停止所述蚀刻，此取决于相对于待用于同一裸片中的其它沟槽深度的沟槽深度。根据另一实施例，一种用于制造半导体裸片的方法可包括以下步骤_提供半导体衬底；-将所述衬底处理到其中可形成浅沟槽隔离(STI)的点；-在晶片上沉积具有预定义的厚度的若干底层；-在所述底层的顶部上沉积掩蔽层；-通过以下操作使所述掩蔽层成形为具有预定义的深度的区域--施加第一光刻过程以界定其中将形成最深沟槽的区域；--执行蚀刻以将所述掩蔽层移除到预定义的厚度；及--针对用于具有产品所需的不同沟槽深度的沟槽的至少另一区域重复所述光刻及蚀刻过程以使所述掩蔽层成形，其中用于最浅沟槽的所述区域为最后界定的一者；-施加另一光学光刻过程以暴露其中将形成所述沟槽的所有区域；及-蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于相对于所述掩蔽层区域的位置。根据另一实施例，可在其中将形成所述最深沟槽的所述区域中完全移除所述掩蔽层。根据另一实施例，所述蚀刻所述晶片以形成若干硅沟槽的步骤可为干蚀刻过程，由多个步骤组成，其中每一蚀刻步骤具有其自身的蚀刻特性。根据另一实施例，第一蚀刻步骤可选择性地蚀刻沉积于所述晶片上的所有膜且决不蚀刻所述衬底。根据另一实施例，开放区域中的剩余掩蔽层的不同量可导致硅沟槽蚀刻的不同开始时间。根据另一实施例，在完全移除所述最浅沟槽区域上方的所述底层之后，可即刻使用第二步骤以将所有沟槽蚀刻到其最终深度。根据另一实施例，掩蔽膜可具有不同于下伏氮化物层的组成。根据另一实施例， 可选择掩蔽膜的厚度及性质以提供对形成具有不同深度的隔离沟槽的控制。根据另一实施例，可在从所述掩蔽层内到所述氮化物层内的任何地方停止所述蚀刻，此取决于相对于待用于同一裸片中的其它沟槽深度的沟槽深度。依据下文更特定来说对如图解说明于附图中的本专利技术优选实施例的描述，将明了本专利技术的前述以及其它目标、特征及优点。附图说明图1到图9展示在于半导体裸片内形成多深度浅隔离沟槽时的不同步骤。图10及图11展示根据一实施例处理的晶片的透射电子显微镜(TEM)横截面图像。具体实施例方式如上文所陈述，浅沟槽隔离(STI)针对不同装置以不同沟槽深度提供最优隔离。 “一体适用”方法将损害隔离性能。举例来说，通过在存储器阵列中利用不同于裸片上的装置的剩余部分的深度的沟槽隔离，存储器单元耐久性可得以改进，同时总电流泄漏可保持为低。多深度隔离也可用于耐辐射或抗辐射装置中。根据各种实施例，提出具有多深度沟槽隔离的半导体制作工艺，其中可针对某一 (些)装置的最优电隔离修整每一沟槽深度。通过添加界定具有不同深度的掩蔽氧化物区域的光学光刻及蚀刻步骤来实现每一额外沟槽深度。这些掩蔽氧化物区域接着控制相应掩蔽氧化物区域中的沟槽的最终深度添加1个步骤2个深度添加2个步骤3个深度添加3个步骤4个深度等等根据各种实施例，可形成具有所需数量的不同深度的隔离沟槽，其中每一额外深度需要一个光学光刻步骤及一蚀刻步骤。此外，根据其它方面，可在跨越裸片的不同位置之间形成可调整沟槽轮廓。在各种实施例中，可形成各种深度及轮廓的隔离沟槽，借此在半导体裸片中减小泄漏电流且改进存储器单元耐久性。根据各种实施例，在裸片内形成用于装置隔离的具有多个深度及侧壁轮廓的浅隔离沟槽的所提出制作工艺可借助低电流泄漏及优越存储器单元耐久性而改进芯片可靠性。根据一实施例，将半导体级硅晶片(衬底)处理到其中可形成浅沟槽隔离(STI) 的点。图1到图如展示制备硅晶片的不同步骤。图1展示衬底100。在此衬底100上形成活性层。举例来说，可在如图2中所展示的第一步骤中沉积衬垫氧化物薄层110，例如二氧化硅。可在第一层110的顶部上沉积具有不同厚度的氮化硅第二层120，如图3中所展示。 接着在活性堆叠110、120的顶部上沉积掩蔽层130。掩蔽膜130可具有不同于下伏层110、 120的组成。所述掩蔽层在多深度浅硅沟槽的形成中起关键作用。仔细选择所述掩蔽层膜的厚度及性质以提供对如在图4b到图4d中所展示的形成具有不同深度的隔离沟槽的最优控制。举例来说，如果需要具有三个不同深度的沟槽，那么在第一光刻/蚀刻步骤中如图4b 中所展示的那样对掩蔽氧化物130进行图案化以界定稍后将包括最深沟槽的区域A。接着， 在额外光刻步骤中界定将包括“中等深”沟槽的另一区域B，如图4B中所展示。在蚀刻之后，界定具有不同深度的掩蔽氧化物的三个区域A、B、C，如图4d中所展示。蚀刻的次序可不同。举例来说，可首先将区域A及B蚀刻到区域B的最终水平，且接着可掩蔽区域B及C 并接着可蚀刻区域A以移除将产生与图如中所展示的相同的结构的掩蔽氧化物。所述区域可取决于在裸片上的位置而具有任何形式。其不必如实例中所展示的那样为连续的。此外，区域的数目不受限制且取决于具有不同深度的沟槽的数目。区域A未展示掩蔽氧化物。然而，在其它实施例中，稍后将含有最深沟槽的此区域也可具有薄掩蔽氧化物层。通过非临界光刻过程执行掩蔽氧化物的蚀刻以覆盖其中将形成较浅沟槽的区域， 如图4d中所本文档来自技高网...

【技术保护点】
１．一种用于制造半导体裸片的方法，其包括以下步骤：提供半导体衬底；将所述衬底处理到其中可形成浅沟槽隔离（ＳＴＩ）的点；在晶片上沉积具有预定义的厚度的至少一个底层；在所述底层的顶部上沉积掩蔽层；使所述掩蔽层成形为具有预定义的深度的区域；施加光学光刻过程以暴露其中将形成沟槽的所有区域；及蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于相对于所述掩蔽层区域的位置。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：贾斯廷·H·萨托，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：US