半导体装置的元件隔离结构及其形成方法制造方法及图纸

本发明专利技术公开了一种半导体装置的元件隔离结构及其形成方法，该方法包括：准备半导体基底，该半导体基底具有限定在半导体基底上的无源区和有源区；在半导体基底上形成第一硬掩模；通过将第一硬掩模图案化来暴露半导体基底的无源区；在包括第一硬掩模的半导体基底的整个表面上形成第二硬掩模；通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽；去除被图案化的第二硬掩模；通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽叠置的浅沟槽；在包括浅沟槽和深沟槽的基底的整个表面上形成绝缘膜；通过在绝缘膜上形成元件隔离膜来填充浅沟槽和深沟槽；通过选择性地去除元件隔离膜，在深沟槽和浅沟槽中形成元件隔离膜图案。

【技术实现步骤摘要】

本公开涉及半导体装置的元件隔离，具体地讲，涉及一种能够通过使用深沟槽和浅沟槽形成元件隔离结构而没有任何缺陷的。
技术介绍
近来，用于半导体装置中的高压装置的元件隔离被分为结隔离法和深沟槽隔离法。近来，为了减小尺寸并改进隔离特性，通过深沟槽隔离来实现元件隔离。对于在0. 25 μ m CMOS设计规则之下使用隔离技术的装置而言，高压装置的沟槽和低压装置的沟槽具有不同的沟槽深度，所以应当形成具有深沟槽和浅沟槽的双重深度沟槽。将参照图IA至图II描述形成半导体装置的元件隔离结构的方法，在该方法中，在形成深沟槽之后形成浅沟槽。图IA至图II是示出根据相关技术的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。参照图1A，使具有无源区和有源区的半导体基底11顺序地沉积有垫氧化物13和垫氮化物15，然后将第一感光膜17涂覆在垫氮化物15上。参照图1B，使用掩模(未示出)通过光刻工艺经曝光和显影工序将第一感光膜17 图案化，从而形成第一感光膜图案17a。参照图1C，通过使用第一感光膜图案17a作为掩模将垫氮化物15、垫氧化物13和半导体基底11顺序地蚀刻掉，从而将深沟槽21形成到半导体基底11中。参照图1D，在去除第一感光膜图案17a之后，在垫氮化物15上以及在深沟槽21 中，涂覆第二感光膜23，从而填充深沟槽21。参照图1E，通过光刻工序，使用掩模25将紫外线27照射在第二感光膜23上，来使第二感光膜23曝光。这里，当第二感光膜23被曝光时，第二感光膜23的被曝光的部分发生变化。然而，深沟槽21的深度会妨碍存在于深沟槽21内的整个第二感光膜23的曝光， 因此第二感光膜23的底部23a保持未被曝光的状态。参照图1F，通过显影溶液将第二感光膜23的被曝光的部分23b(参照图1E)溶解， 但第二感光膜23的未被曝光的部分23a没有因此而溶解。通过显影工序溶解掉第二感光膜23的被曝光的部分23b，但是第二感光膜23的位于深沟槽21底部上的未被曝光的部分 23a没有被去除而仍旧保留。参照图1G，通过使用未被去除的剩余第二感光膜23作为阻挡层将垫氮化物15、垫氧化物13和半导体基底11顺序地蚀刻掉，从而在半导体基底11中形成浅沟槽31。这里， 在蚀刻工序过程中，第二感光膜23的位于深沟槽21底部上的剩余部分23a会妨碍蚀刻，从而使第二感光膜的剩余部分23a的周边部分被蚀刻掉，导致凹口 33的产生。然后，去除第二感光膜23的位于垫氮化物15上的部分和位于深沟槽21底部上的剩余部分23a。参照图1H，将深沟槽21的侧壁和浅沟槽31的侧壁氧化，从而在侧壁上形成氧化物35。这里，生长的氧化物35能够克服半导体基底11的存在于沟槽侧壁上的缺陷。仍参照图1H，在包括深沟槽21和浅沟槽31的基底的整个表面上形成填充氧化物 37，从而填充深沟槽21和浅沟槽31两者。参照图II，通过化学机械抛光(CMP)工序将填充氧化物37平坦化，S卩，通过CMP工序将填充氧化物37的存在于深沟槽21和浅沟槽31外部的部分去除，从而在深沟槽21和浅沟槽31内形成填充氧化物图案37a。这里，填充氧化物图案37a构成元件隔离结构10， 元件隔离结构10包括深沟槽区IOb和浅沟槽区10a。虽然未示出，但是可以选择性地去除垫氮化物15，以完成形成半导体装置的元件隔离结构10的工艺。然而，根据相关技术的形成半导体装置的元件隔离结构的方法具有以下若干问题。根据相关技术的形成元件隔离结构的方法，当首先形成深沟槽时，可以在浅沟槽蚀刻工序过程中去除底切部分。然而，在用于形成浅沟槽的光刻工序过程中，会导致具有缺陷的涂覆，从而在图案形成工序过程中出现问题。也就是说，当感光膜被曝光时，感光膜的被曝光的部分发生变化，但深沟槽的深度会妨碍深沟槽内的整个感光膜的曝光。因此，感光膜的底部会保持未被曝光的状态。结果是，通过显影溶液经显影工序将感光膜的被曝光的部分溶解掉，但是感光膜的存在于深沟槽底部的未被曝光的部分没有被去除而保留下来。感光膜的该剩余部分在后续的形成浅沟槽的蚀刻工序过程中会妨碍蚀刻，这导致感光膜的该剩余部分的周边部分被蚀刻掉，从而产生凹口。此外，根据相关技术的形成元件隔离结构的方法，当在形成深沟槽之后涂覆用于形成浅沟槽的感光膜时，因为通过旋涂来涂覆感光膜，所以未实现充分的填隙。因此，产生空隙，从而导致具有缺陷的涂覆。也就是说，因为深沟槽的深度非常深，所以导致诸如空隙之类的具有缺陷的涂覆，因此诸如感光膜(PR)之类的材料未均勻地填充到整个基底的顶部。
技术实现思路
因此，为了解决相关技术的那些问题，本公开的目的在于提供一种，其中，该元件隔离结构能够通过克服若干问题(将若干问题最小化)而确保稳定的装置特性，所述若干问题是当形成与深沟槽叠置的浅沟槽时导致的剩余感光膜，和/或由具有缺陷的填隙导致的具有缺陷的涂覆(例如，空隙)等。为了实现这些和其他优点并且根据本公开的目的，如在这里具体化的并且宽泛地描述的，提供了一种半导体装置的元件隔离结构，该元件隔离结构包括半导体基底，具有限定在半导体基底上的无源区和有源区；深沟槽，形成在半导体基底的无源区中；浅沟槽， 形成在半导体基底的无源区中并与深沟槽叠置；氧化物和第一元件隔离膜图案，均形成在深沟槽中；以及第二元件隔离膜图案，形成在浅沟槽区中，并能够与第一元件隔离膜图案接触。根据一个示例性实施例，提供了一种方法，该方法包括以下步骤准备半导体基底，该半导体基底具有限定在半导体基底上的无源区和有源区；在半导体基底上形成第一硬掩模；通过将第一硬掩模图案化来暴露半导体基底的无源区；在包括第一硬掩模的半导体基底的整个表面上形成第二硬掩模；通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽；去除被图案化的第二硬掩模；通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽叠置的浅沟槽；在包括浅沟槽和深沟槽的基底的整个表面上形成绝缘膜；通过在绝缘膜上形成元件隔离膜来填充浅沟槽和深沟槽；以及通过选择性地去除元件隔离膜，在深沟槽和浅沟槽中形成元件隔离膜图案。可提供下面的效果。根据该，通过在浅沟槽内形成深沟槽， 可将由单独形成浅沟槽和深沟槽而导致的多晶硅纵梁(poly stringer)最小化。此外，根据该，可以在形成深沟槽之后形成浅沟槽，以将形成深沟槽时出现的深沟槽顶部的底切最小化，从而将沟槽侧壁的表面粗糙最小化。根据该，首先限定浅沟槽形成区，然后执行用于深沟槽的蚀刻工序，从而消除感光膜的具有缺陷的涂覆；否则，在形成深沟槽之后形成浅沟槽时会导致感光膜的具有缺陷的涂覆。此外，根据该，可以省略在形成深沟槽之后涂覆用于形成浅沟槽的感光膜的现有工序，从而解决诸如空隙之类的具有缺陷的涂覆的问题，所述具有缺陷的涂覆的问题是当通过现有的旋涂涂覆感光膜时，由深沟槽内不充分的填隙导致的。另外，根据该，因为可以省略形成用于形成浅沟槽的感光膜的工序，所以可以形成具有深沟槽和与深沟槽叠置的浅沟槽的稳定的双重深度沟槽，从而确保稳定的隔离特性并确保高压装置的操作。由结合附图进行的本公开的以下详细描述，本公开的上述和其他目的、特征、方面和优点将变得更明显。附图说明附图被包括以提供对本专利技术的进一步的理解，附图被包含在本说明书中并构成本说明书的一部分，且附图示出了本本文档来自技高网...

【技术保护点】
１．一种半导体装置的元件隔离结构，所述元件隔离结构包括：深沟槽区，形成在半导体基底中；浅沟槽区，形成在深沟槽区上方；第一元件隔离膜图案，形成在深沟槽区中；以及第二元件隔离膜图案，形成在浅沟槽区中，并能够与第一元件隔离膜图案接触，其中，第一元件隔离膜图案包括多晶硅膜，第二元件隔离膜图案包括化学气相沉积氧化物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜良范，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：KR