半导体装置的元件隔离结构及其形成方法制造方法及图纸

本发明专利技术公开了一种半导体装置的元件隔离结构及其形成方法，该方法包括：准备半导体基底，该半导体基底具有限定在半导体基底上的无源区和有源区；在半导体基底上形成第一硬掩模；通过将第一硬掩模图案化来暴露半导体基底的无源区；在包括第一硬掩模的半导体基底的整个表面上形成第二硬掩模；通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽；去除被图案化的第二硬掩模；通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽叠置的浅沟槽；在包括浅沟槽和深沟槽的基底的整个表面上形成绝缘膜；通过在绝缘膜上形成元件隔离膜来填充浅沟槽和深沟槽；通过选择性地去除元件隔离膜，在深沟槽和浅沟槽中形成元件隔离膜图案。

【技术实现步骤摘要】

本公开涉及半导体装置的元件隔离，具体地讲，涉及一种能够通过使用深沟槽和浅沟槽形成元件隔离结构而没有任何缺陷的。
技术介绍
近来，用于半导体装置中的高压装置的元件隔离被分为结隔离法和深沟槽隔离法。近来，为了减小尺寸并改进隔离特性，通过深沟槽隔离来实现元件隔离。对于在0. 25 μ m CMOS设计规则之下使用隔离技术的装置而言，高压装置的沟槽和低压装置的沟槽具有不同的沟槽深度，所以应当形成具有深沟槽和浅沟槽的双重深度沟槽。将参照图IA至图II描述形成半导体装置的元件隔离结构的方法，在该方法中，在形成深沟槽之后形成浅沟槽。图IA至图II是示出根据相关技术的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。参照图1A，使具有无源区和有源区的半导体基底11顺序地沉积有垫氧化物13和垫氮化物15，然后将第一感光膜17涂覆在垫氮化物15上。参照图1B，使用掩模(未示出)通过光刻工艺经曝光和显影工序将第一感光膜17 图案化，从而形成第一感光膜图案17a。参照图1C，通过使用第一感光膜图案17a作为掩模将垫氮化物15、垫氧化物13和半导体基底11顺序地蚀刻掉，从而将深沟槽21形成到半导体基本文档来自技高网...

【技术保护点】
１．一种半导体装置的元件隔离结构，所述元件隔离结构包括：深沟槽区，形成在半导体基底中；浅沟槽区，形成在深沟槽区上方；第一元件隔离膜图案，形成在深沟槽区中；以及第二元件隔离膜图案，形成在浅沟槽区中，并能够与第一元件隔离膜图案接触，其中，第一元件隔离膜图案包括多晶硅膜，第二元件隔离膜图案包括化学气相沉积氧化物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜良范，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：KR