带隙基准电压电路制造技术

本发明专利技术涉及一种带隙基准电压电路，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻。第一双极型晶体管的基极和集电极接地，其射极经由第一电阻接地。第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻接地；第四电阻的一端接地，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压。第四电阻包括多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值，进而可以调整所述基准电压，从而得到精度更高的基准电压。

【技术实现步骤摘要】
带隙基准电压电路
本专利技术涉及电路设计领域，特别是涉及一种带隙基准(Bandgap Reference)电压电路。
技术介绍
带隙基准电压电路可以在温度变化环境中提供稳定的参考电压，因此其广泛应用于电源调节器、A/D和D/A转换器等电路中。传统的带隙基准电路利用正温度系数的电压 Vt对于负温度系数的电压Vbe进行补偿，从而可以产生不随温度变化的直流输出电压，此电压通常为1.2伏，其中电压Vbe通常为双极性晶体管(Bipolar Transistor)的基极-射极电压差。上述带隙基准电路的输出电压通常在1. 2V左右，其电源电压一般需要大于1. 2V, 这就限制了所述带隙基准电路在低压下的应用。然而，由于IC设计目前以低功率和低电压目标为主流，许多IC电路需要在1. 2伏左右或以下进行操作，在这些低压的应用中，需要低压的带隙基准电路来提供基准电压。此外，利用正负温度系数的电压互相补偿后，产生的基准电压还是会随着温度在较小的范围内波动，这对于有些对基准电压的精度要求很高的应用来说仍然是不能接受的。因此，希望提出一种高精度的随温度变化极小的带隙基准电压电路。
技术实现思路
因此，本专利技术的一个目的在于提供一种带隙基准电压电路，其可以提供更高精度的随温度变化极小的基准电压。根据本专利技术的第一方面，本专利技术提供一种带隙基准电压电路，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻。第一双极型晶体管的基极和集电极接地，其射极经由第一电阻与地连接；第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与地连接；第四电阻的一端与地连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压。其中第四电阻包括基础电阻单元和多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值。进一步的，第一双极型晶体管为一个基准双极型晶体管，第二双极型晶体管包括多个并联的基准双极型晶体管。更进一步的，所述带隙基准电压电路还包括有第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管以及运算放大器，各个PMOS晶体管的源极接电源，栅极互相连接，第一 PMOS晶体管的漏极接第一双极型晶体管的阳极，3第二 PMOS晶体管的漏极接第三电阻的与第二电阻连接的一端，第三PMOS晶体管的漏极与第四电阻相连，第三PMOS晶体管的漏极和第四电阻的中间节点的电压为所述基准电压，所述运算放大器的负相输入端接第一 PMOS晶体管PMl的漏极，正相输入端接第二 PMOS晶体管的漏极，其输出端接第三PMOS晶体管的栅极。再进一步的，第一 PMOS晶体管、第二 PMOS晶体管和第三PMOS晶体管构成电流镜， 第三PMOS晶体管上流过的电流与第二 PMOS晶体管上流过的电流成正比。进一步的所述带隙基准电压电路还包括感应当前温度的数字温度传感器；根据当前温度得到温度校正数据，并根据将所述温度校正数据控制各个开关的温度补偿模块。与现有技术相比，本专利技术中的带隙基准电压电路是可以编程的，这样可以根据温度对其输出电压进行校准，从而实现温度补偿。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。其中图1是本专利技术中的带隙基准电压电路在一个实施例中的结构框图；图2是图1中的带隙基准电压电路的带隙基准电压单元的电路示意图；图3是图2中的带隙基准电压单元的可编程电阻的结构示意图；和图4为对基准电压进行温度补偿的原理示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的说明。图1为本专利技术中的带隙基准电压电路100在一个实施例中的电路示意图。请参看图1所示，所述带隙基准电压电路100包括数字温度传感器110、温度补偿模块120和带隙基准电压单元130。所述数字温度传感器110感应所述带隙基准电压单元130的当前温度，并将当前温度提供给所述温度补偿模块120。所述温度补偿模块120根据当前温度得到温度校正数据，并将所述温度校正数据提供给所述带隙基准电压单元130。所述带隙基准电压单元130 根据所述温度校正数据对输出的基准电压进行温度校正。图2为图1中的带隙基准电压电路100的带隙基准电压单元130的电路示意图。 请参阅图2所示，所述带隙基准电压单元130包括双极型晶体管Ql (PNP)、双极型晶体管 Q2 (PNP)、电阻 R1、R2 和 R3。双极型晶体管Ql的基极和集电极接地，射极经由电阻Rl与地连接，双极型晶体管 Q2的基极和集电极接地，射极连接于电阻R3的一端，电阻R3的另一端经由电阻R2与地连接。如果将双极型晶体管Ql视为一个基准双极型晶体管，那么双极型晶体管Q2则包括多个并联的基准双极型晶体管(即基极相连，射极相连，集电极相连)，这样可以使得双极型晶体管Ql和Q2得到更好的匹配，在一个示例中所述双极型晶体管Q2包括8个并联的基准双极型晶体管。在所述带隙基准电压电路100处于稳定状态时，所述晶体管Ql的射极的电压与所述电阻R3的与电阻R2连接的一端的电压相等，这样可得到下述公式VBE1 = VBE2+Iptat*R3， 其中Vbei为晶体管Ql的导通压降，Vbe2为晶体管Q2的导通压降，Iptat为电阻R3上流过的电流。对上式进行公式变换得；Iptat = (Vbei-Vbe2)/R3 = AVBE/R3, AVbe为正温度系数的电压，因此Iptat为正温度系数的电流。此外，流过电阻R2的电流IeTAT为IeTAT = VBE1/R2，Vbei为负温度系数的电压，因此 Ictat为负温度系数的电流。通过调整电阻R2和R3的大小可以使得Ictat和Iptat的混合电流为近似零温度系数，即不随着温度的改变而改变电流的大小，或者改变很小。所述带隙基准电压电路100还包括有可编程电阻R4，利用近似零温度系数的电流流过所述可编程电阻R4可以得到近似零温度系数的带隙电压VBe。所述电阻Rl、R2、R3和 R4为互相匹配的电阻，这样可以减小电阻的温度系数的影响，也可以减小各电阻由于工艺造成的相对误差。所述带隙基准电压电路100 还包括有 PMOS (P-type Complementary Metal Oxide Semiconductor)晶体管PMl、PM2和PM3，以及运算放大器OP。各个PMOS晶体管PMl、PM2 和PM3的源极接电源VDD，栅极互相连接。PMOS晶体管PMl的漏极接所述晶体管Ql的射极， 所述PMOS晶体管PM2的漏极接所述电阻R3的与电阻R2连接的一端，所述PMOS晶体管PM3 的漏极经由所述电阻R4与地相连，所述PMOS晶体管PM3的漏极和所述电阻R4的中间节点的电压为所述带隙电压Vk(也可以称输出电压、基准电压、带隙基准电压)。所述运算放大器OP的负相输入端接PMOS晶体管PMl的漏极，正相输入端接PMOS晶体管MP2的漏极，其输出端接PMOS晶体管MP3的栅极。所述运算放大器通过控制PMOS晶体管MP 1和MP2的栅极电压来使得其两个输入端的电压相等，即使得所述晶体管Ql的射极的电压与所述电阻R3的与电阻R2连接的一端的电压本文档来自技高网...

【技术保护点】
１．一种带隙基准电压电路，其特征在于，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻，第一双极型晶体管的基极和集电极接地，其射极经由第一电阻与地连接；第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与地连接；第四电阻的一端与地连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压，其中第四电阻包括基础电阻单元和多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值。

【技术特征摘要】

【专利技术属性】
技术研发人员：周继军，
申请(专利权)人：周继军，
类型：发明
国别省市：21