一种带隙基准电压源电路制造技术

本发明专利技术公开了一种带隙基准电压源电路，包括调整电阻和由MOS管组成的反馈环路，其特征在于：所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻；第一组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2’和R3’，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2’的阻值相等，电阻R3与R3’的阻值相等，电阻R2、R2’、R3与R3’的阻值均可调整。本发明专利技术电路的线性调整率明显优于现有无运放带隙基准电压源电路，因此电路的稳定性较高。

【技术实现步骤摘要】

本专利技术涉及带隙基准电压源电路，尤其是一种适用于白光LED驱动芯片和电源管理类芯片的带隙基准电压源电路。
技术介绍
适用于白光LED驱动芯片和电源管理类芯片的带隙基准电压源可提供精确、稳定、与温度无关的基准电压，其工作原理是由双极型晶体管提供发射极偏压Vbe，以及由两个晶体管之间的ΔνΒΕ产生热电压Vt并经电阻网络放大α倍，这两个电压叠加Vkef = Vbe+α Vt 后，通过选择适当的放大倍数α，可将两个电压的温度漂移相互抵消，从而获得在某一温度下温度系数为零的基准电压。目前，主流的带隙基准电压源电路可分为有运放(即运算放大器)和无运放两种类型，这两种带隙基准电压源电路均可产生1. 2V 1. 3V的基准电压。其一，有运放的带隙基准电压源电路。国内外已相继报道了多种有运放带隙基准电压源电路的设计方法，这些电路的输出电压稳定和精确。但由于运放的作用是稳定输出电压而没有直接用于产生输出电压，从而不可避免地增加了这些电路的复杂度和功耗。其二，无运放的带隙基准电压源电路。传统无运放带隙基准电压源电路的结构如图1所示，MOS管Μ1-Μ4组成反馈环路，MOS管Ml的源极电压等于三极管Ql的基极-发射级电压Vbei ；电阻Rl上的电压，即三极管Ql与三极管Q2的基极电压差AVeb等于Ql和Q2 的发射极电压之差，这里Δ Veb可用VtX In(η)表示，其中Vt为热电压，η为Ql和Q2的发射极面积之比。设MOS管Μ1-Μ2，MOS管Μ3-Μ5的宽长比各自相等，则带隙基准电压为Vrep=Vbe^-AVeb由式可知，三极管Q3基极-发射级电压Vbe3的负温度系数抵消了 AVeb的正温度系数，只要选取适当的电阻和η值，即可得到与温度无关的VKEF。因此，与有运放的带隙基准电压源电路不同，无运放电路的所有电流损耗都直接用于产生Vkef，从而降低了功耗。然而，无运放电路的最小电源电压min受到VEB+VT+2VDsat的限制，这里Vllsat为 MOS 管的过驱动电压。由于 Vt > 0. 5V, Vllsat > 0. IV，Veb 彡 0. 7V，所以 min > 1. 4V，且各MOS管的漏极电压不同，故无运放电路的线性调整率较差。综上所述，目前有运放的带隙基准电压源电路都使用运放来稳定输出电压，由于没有直接用于产生输出电压，从而增加了这些电路的复杂度和功耗；无运放的带隙基准电压源电路则由于最小电源电压受到限制，因而稳定性和线性调整率较差。
技术实现思路
针对现有带隙基准电压源电路的缺陷与不足，本专利技术的目的是提出一种带隙基准电压源电路，该电路不需要运算放大器，并同时汲取有运放电路在设计上的优点，用于改善无运放电路的稳定性和线性调整率。因此，可直接嵌入对功耗和面积要求较高的白光LED驱动芯片和电源管理类芯片等采用电池供电的便携式产品中。本专利技术的目的通过下述技术方案实现本带隙基准电压源电路，包括调整电阻和由MOS管组成的反馈环路，其特征在于所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻；第一组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2’和R3’，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2’的阻值相等，电阻R3与R3’的阻值相等，电阻R2、 R2，、R3与R3，的阻值均可调整。所述反馈环路包括MOS 管 Mia、MOS 管 Mlb、MOS 管 M2、MOS 管 M3a、MOS 管 M3b、MOS 管M4、M0S管M5及MOS管M6 ；其中，MOS管Mla的栅极与M2、M4的漏极相连，漏极与M3a的漏极相连，源极与电阻R2相连；MOS管Mlb的栅极与M2的栅极以及M!3b的漏极相连，漏极与 M3b的漏极相连，源极与电阻R2相连；MOS管M2的漏极与M4的漏极相连，源极与电阻R2’ 相连；MOS管M3a的栅极与M3b的栅极以及Mil的源极相连，源极与直流电压源Vdd相连； MOS管M!3b的栅极与M4的栅极相连，源极与直流电压源Vdd相连；MOS管M4的源极与直流电压源Vdd相连；MOS管M5的栅极与M4的栅极相连，漏极与R2相连，源极与直流电压源Vdd相连；MOS管M6的栅极与M4的栅极相连，漏极与电阻R2’相连，源极与直流电压源Vdd相连。上述的带隙基准电压源电路，进一步包括MOS管M7和MOS管M8 ；MOS管M7的栅极与M4的栅极相连，源极与直流电压源Vdd相连；MOS管M8的栅极与M4的栅极相连，源极与直流电压源Vdd相连；MOS管M3a、M3b、M4、M5、M6、M7及M8组成电流镜。上述的带隙基准电压源电路，进一步包括MOS管MlO和MOS管Mll ；MOS管MlO和 MOS管Mll成源极跟随器；MOS管MlO的漏极与Mll的源极相连，源极与地相连；MOS管Mll 的栅极与Mla的漏极相连，漏极与直流电压源Vdd相连。本专利技术提出的带隙基准电压源电路，可以作为核心模块方便地嵌入LED驱动芯片和LDO、PMU等电源管理类芯片。与传统的带隙基准电压源电路相比，本专利技术没有使用运放结构，而是采用改进反馈环路和调整电阻等方式，保证了电路的主要电流损耗用于产生输出电压，在降低电路功耗的同时既减小了电路面积，又改善了无运放电路的线性调整率，从而增加芯片的市场竞争力。与现有技术相比，具有如下的优点及有益效果1、本专利技术提出的带隙基准电压源电路与目前典型的有运放带隙基准电压源电路比较，可有效地减小电路面积。本专利技术电路使用的器件数量明显少于现有典型的有运放带隙基准电压源电路，因此所需的电路芯片面积较小。2、本专利技术提出的带隙基准电压源电路，其主要电流损耗用于产生输出电压，与目前典型的有运放带隙基准电压源电路比较，可有效地降低电路功耗。电流损耗是衡量带隙基准电压源电路功耗的主要技术指标，因此本专利技术电路的功耗较小。3、本专利技术提出的带隙基准电压源电路，线性调整率明显优于现有无运放带隙基准电压源电路，因此电路的稳定性较高。附图说明图1是传统的无运放带隙基准电压源的原理图；图2是本专利技术带隙基准电压源电路的原理图。具体实施例方式下面结合实施例及附图对本专利技术作进一步详细的描述，但本专利技术的实施方式不限于此。实施例图2给出了本专利技术提出的采用改进反馈环路和调整电阻值等方法设计的带隙基准电压源电路。如图2所示，本专利技术采用MOS管Mla、M0S管Mlb、M0S管M2、M0S管M3a、M0S 管M3b、M0S管M4、M0S管M5及MOS管M6组成反馈环路，代替图1所示传统带隙基准电压源电路的反馈环路MOS管M1-M4，并调整了传统带隙基准电压源电路中的电阻结构。从图2可知，本专利技术包括由MOS管组成的反馈环路、串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻。第一组调整电阻包括相串联的电阻R2和R3，第二组调整电阻包括相串联的电阻R2’和R3’，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻R2与R2’的阻值相等，电阻R3与R3’的阻值相等，电阻R2、 R2，、R3与R3，的阻值均可调整。反馈环路包括MOS管Mia、MOS管Mlb、MOS管M2、MOS管 M3a、M0S管M3b、M0S管M4、M0S管M5及MOS本文档来自技高网...

【技术保护点】
１．一种带隙基准电压源电路，包括调整电阻和由ＭＯＳ管组成的反馈环路，其特征在于：所述调整电阻包括串联在反馈环路反馈端的第一组调整电阻和串联在反馈环路输出端的第二组调整电阻；第一组调整电阻包括相串联的电阻Ｒ２和Ｒ３，第二组调整电阻包括相串联的电阻Ｒ２’和Ｒ３’，且第一组调整电阻的阻值与第二组调整电阻的阻值相等，电阻Ｒ２与Ｒ２’的阻值相等，电阻Ｒ３与Ｒ３’的阻值相等，电阻Ｒ２、Ｒ２’、Ｒ３与Ｒ３’的阻值均可调整。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓婉玲，黄君凯，杨帆，
申请(专利权)人：暨南大学，
类型：发明
国别省市：81