本发明专利技术公开了一种带隙基准源，该带隙基准源包括运放电路、带隙基准源的核心电路和启动电路，其中运放电路的输出电压作为运放电路的偏置电压连接至运放电路的偏置电压端。本发明专利技术的带隙基准源，采用自偏置运放结构，相比使用另外偏置电路的带隙基准源，节省了芯片面积和功耗。
【技术实现步骤摘要】
本专利技术涉及一种芯片上的带隙基准源。
技术介绍
便携式电子产品在市场上占有越来越大的份额，对低电压、低功耗的基准电压源 的需求量大大增加，也导致带隙基准的设计要求有了较大的提高。带隙基准广泛应用于数 /模转换、模/数转换、存储器以及开关电源等数模混合电路中。基准源的稳定性对整个系 统的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。基准电压必须能 够克服制造工艺的偏差，系统内部电源电压在工作范围内的变化以及外界温度的影响。带 隙基准源是集成电路中一个重要的单元模块，具有低温度系数，低电源电压以及可与标准 CMOS工艺兼容等优点，因而被广泛使用在诸如A/D、D/A、通信电路、数据采集系统和精密传 感的应用中。随着系统精度的提高，对基准的温度、电压和工艺的稳定性的要求也越来越 高。带隙基准源的温度稳定性以及抗噪声能力是影响各种应用中精度的关键因素，甚至影 响到整个系统的精度和性能。因此，设计一个好的基准电压源具有十分重要的现实意义。带隙基准源的工作原理是根据硅材料的带隙电压与电压和温度无关的特性，利用 AVbe的正温度系数与双极型晶体管VbE的负温度系数相互抵消，实现低温漂、高精度的基 准电压。双极型晶体管提供发射极偏压νΒΕ;由两个晶体管之间的Δ Vbe产生Vt，通过电阻网 络将Vt放大a倍；最后将两个电压相加，即Vkef = VBE+aVT，适当选择放大倍数a，使两个电压 的温度漂移相互抵消，从而可以得到在某一温度下为零温度系数的电压基准。目前多数带隙基准源都包含运放电路，且运放的偏置电压由单独的偏置电路产 生。为了避免偏置电路中错误的稳态，偏置电路需要一个启动电路。为了提高带隙基准源 启动速度，带隙基准源核心电路也常需要一个启动加速电路。然而过多的启动电路除了会 带来面积和功耗更大的开销外，还会带来由于更多的稳态和启动先后次序导致电路工作异 常等可靠性问题。这给带隙基准源设计提高了复杂度和难度，也降低了带隙基准源工作的 可靠性。
技术实现思路
本专利技术所要解决的技术问题是提供一种带隙基准源，它有更高的可靠性。为解决上述技术问题，本专利技术提供的带隙基准源，包括运放电路、带隙基准源的核 心电路和启动电路，其中运放电路的输出电压作为运放电路的偏置电压连接至运放电路的 偏置电压端。本专利技术的带隙基准源，采用自偏置运放结构，相比使用另外偏置电路的带隙基准 源，节省了芯片面积和功耗。因本专利技术中的运放电路采用了自偏置方式，与原来采用偏置电 压产生电路来提供偏置电压的方式相比，节省了用于启动偏置电压产生电路的启动电路。 本专利技术中的启动电路由两个MOS管和一个电阻构成，保证带隙基准源核心电路和运放电路 能快速建立正确的工作点，不会工作在错误的稳态下。与一般采用两套启动电路的结构相比，只用一个启动电路可以降低由于多启动电路不匹配，先后启动等导致的风险，提高电路 工作可靠性。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是本专利技术的带隙基准源的具体实例电路示意图。具体实施例方式本专利技术的使用自偏置结构运放的带隙基准源，结构清晰，有利于减小芯片面积和 功耗，有利于提高工作可靠性。下面结合附图介绍具体实施方式。如图1所示，为一个根据本专利技术实施的自偏置结构运放的带隙基准源电路。其中 自偏置结构运放的输入和输出端与带隙基准源核心电路连接成反馈形式，运放电路中的运 算放大器的同相输入端、反向输入端和输出端分别与核心电路中的节点1、节点2和偏置电 压输入端相连接。在电路中，R2a = R2b，PMOS晶体管M1，M2和M3的尺寸全部一样。运放使 节点l(netl)和节点2(net2)的电压基本相等Vnetl = Vnet2 (1)M1, M2和M3的栅极全部连在运放的输出端即节点vbias上，因此，电流镜的结构使 电流I1,12和I3相等:I1 = I2 = I3 (2)将节点vbias作为运放的偏置电压，保证运放中各个MOS管工作在正确的静态工 作点。通常三极管的电流电压关系式为权利要求1.一种带隙基准源，所述带隙基准源包括运放电路、带隙基准源的核心电路和启动电 路，其特征在于所述运放电路的输出电压作为所述运放电路的偏置电压连接至所述运放 电路的偏置电压端。2.如权利要求1所述的带隙基准源，其特征在于所述核心电路和所述运放电路构成 反馈回路。3.如权利要求2所述的带隙基准源，其特征在于所述运放电路中的运算放大器的同 相输入端、反向输入端和输出端分别与所述核心电路中的节点1、节点2和偏置电压输入端 相连接。4.如权利要求1所述的带隙基准源，其特征在于所述启动电路包括第四晶体管(M4)、 第五晶体管(M5)和第四电阻(R4)，其中第四晶体管(M4)的漏极与所述运放电路的输出端 相连，第四晶体管的栅极与第五晶体管(M5)的漏极相连并连接至第四电阻的一端，所述第 四电阻的另一端接vdd电压，所述第五晶体管(M5)的栅极与所述核心电路的输出基准电压 Vref连接，所述第四晶体管(M4)和第五晶体管(M5)的源极接地。全文摘要本专利技术公开了一种带隙基准源，该带隙基准源包括运放电路、带隙基准源的核心电路和启动电路，其中运放电路的输出电压作为运放电路的偏置电压连接至运放电路的偏置电压端。本专利技术的带隙基准源，采用自偏置运放结构，相比使用另外偏置电路的带隙基准源，节省了芯片面积和功耗。文档编号G05F3/30GK102109871SQ20091020204公开日2011年6月29日 申请日期2009年12月24日 优先权日2009年12月24日专利技术者傅志军, 李冬林, 赵英瑞 申请人:上海华虹集成电路有限责任公司本文档来自技高网...
【技术保护点】
１．一种带隙基准源，所述带隙基准源包括运放电路、带隙基准源的核心电路和启动电路，其特征在于：所述运放电路的输出电压作为所述运放电路的偏置电压连接至所述运放电路的偏置电压端。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵英瑞，李冬林，傅志军，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。