一种可靠性同测装置及其控制方法制造方法及图纸

本发明专利技术公开了一种可靠性同测装置及其控制方法，用于微控制器芯片内置大容量存储器可靠性测试，可实现多芯片并行测试。同时以测试区间可配置的形式，可选择全部覆盖存储空间，也可以选择以不同芯片不同区间的等效方式以覆盖全面，从同测数与测试空间配置两方面兼顾测试效率、优化测试时间。记录测试结果的同时，保存所有在测芯片的失效现场信息，便于对任何一个失效芯片进行分析。该方法基于测试硬件主控制板、上位机控制，还包括被测微控制器存储器测试程序。以较小的成本实现批量微控制器的存储器测试，广泛应用于各类微控制器芯片耐久力等可靠性自验证中。

【技术实现步骤摘要】
一种可靠性同测装置及其控制方法
本专利技术涉及微控制器嵌入存储器可靠性测试领域，以多芯片同时测试的形式，确认存储器擦写耐久力或存储持久力，从同测数与测试空间配置两方面兼顾测试效率、优化测试时间。
技术介绍
因为物联网与智能设备、安全识别等应用的普及，微控制器芯片需求猛增。其内嵌的存储器承载着装载应用程序、存储关键密钥与重要过程数据的作用，故在整个应用生命周期内，存储器的质量起着非常关键的作用。随着大规模集成电路工艺的进步，存储器的可靠性如擦写耐久力、数据保持力等是一个重要指标，一般IP的提供商会承诺擦写次数在10万或20万次甚至更多。对于存储器的测试片，因为有着全面的对外接口与测试电路，可进行IP级的可靠性测试。集成到微控制器芯片内部后，在测试机台上利用测试接口进行整片的存储器单元功能筛选测试。整合片集成的过程中，电源、时钟等系统级因素对存储器本身有影响，在加上生产加工批次的因素，对整合微控制器芯片内部存储器再进行抽样可靠性确认显得非常有必要。然而，存储器一旦集成到微控制器芯片内部，测试接口即无法探测得到，需要利用MCU读写存储器的方式进行确认。随着应用范围越来越广，微控制器芯片的存储空间也越来越大，一颗芯片如果需要全空间地确认，擦写10万次以上，则需要接近半个月的时间。长时间的测试过程，高温或低温的严苛测试环境，自动化地测试结果确认，电源系统控制等均是可靠性测试系统需要面对的问题。
技术实现思路
本专利技术是一个微控制器芯片嵌入NVM存储器可靠性同测系统，可同时进行多个微控制器芯片的测试，个数可达抽样定理中最小抽样个数73个或以上。该系统由测试硬件主控制板、被测微控制器存储器测试程序以及上位机控制三部分组成。测试硬件主控制板的组成结构见附图2，板上的测试单片机内置程序通用异步收发传输器UART或串行外设接口SPI接收上位机控制指令，建立与待测微控制器芯片的连接，进行芯片测试存储器区间配置、失效信息读取等。同时控制程控电源，给被测微控制器芯片提供典型工作电压或临界电压，可在测试中随时切换电压值。存储器可靠性测试程序可提前通过下载器装载至待测芯片中，被测芯片的存储空间被分为三块：测试程序执行区、过程数据存放区以及待测区。在主控制板供电后开始运行，等待主控制器启动指令。存储器可靠性测试程序流程图及其子流程见附图3～图6。根据指令内容建立与主控板的连接，配置待测试区间，启动待测存储区读写测试，自行比对读写结果，并以冗余备份的形式在测试记录失效现场地址与数据信息以避免结果记录区本身失效。若待测试区间与程序下载区间重叠，则自动搬运移动测试程序所在的地址。若接收到主控制器读取测试状态的指令，则暂停当前读写操作，返回正确执行的次数，或错误现场数据。为平衡时间与覆盖率，在存储器容量很大、遍历所有页区间需要非常长时间的情况，可选择不同芯片测试不同扇区的方案，以多颗芯片不同扇区等效单一芯片所有扇区的形式节约测试时间。因待测芯片的存储器均为同一批次，且经过晶圆检测筛选，其一致性在样品阶段是有效保障的。该测试方案同样可通过主控制器命令对每个待测芯片进行配置，配置中出现的程序区与待测数据区出现冲突时，程序可自动调整。擦写次数、待测芯片全片测试或部分测试、测试电压值等配置可通过上位机指令序列发送，实现自动化。同时根据待测芯片的稳定性，设置监控测试中间数据的周期。附图说明图1本专利技术的结构示意图图2低成本主控制板的组成结构图3存储器可靠性测试程序流程图(一)图4存储器可靠性测试程序流程图(二)图5存储器可靠性测试程序流程图(三)图6存储器可靠性测试程序流程图(四)图7上位机与测试单片机流程图具体实施方式1.本专利技术可同时进行多个微控制器芯片的测试。如图1所示该系统由测试硬件主控制板、被测微控制器存储器测试程序以及上位机控制组成。2.参见“图2低成本主控制板的组成结构”，根据待测微控制器芯片的接口配置，选择支持UART或SPI的低成本单片机主控芯片，并根据待测芯片封装特点，制作主控板，待测微控制器芯片阵列一般按80个芯片设计；3.编写主控板单片机控制程序，主要实现从上位机串口接收数据，根据上位机数据含义，进行下一步分发。本例中，设置首字节为0x10时直接转发至串口2或SPI口，透明传输给待测芯片；首字节为0x14时，通过调用VISA接口驱动，控制程控电源，使之输出既定的电压；4.按“图3～图6存储器可靠性测试程序流程图”，根据各待测芯片特性，编写测试嵌入式程序，通过下载接口完成待测芯片的程序加载。本例中默认每个芯片全片的擦写测试。5.按擦写耐久力测试要求，编写上位机指令序列，参见图7本专利技术上位机与测试单片机流程图，依次实现配置端口、建立通讯、设置测试电压、配置待测芯片编号、配置待测存储器区地址并进行定时监控测试结果，及时定位失效片。由以上指令组成的测试序列示例如下：以上通过具体实施方式和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种可靠性同测装置，其特征在于，包括测试硬件主控制板和上位机控制，其中测试硬件主控制板包括测试控制单片机、n个被测微控制器芯片；上位机控制通过与测试硬件主控制板相连，测试控制单片机与被测微控制器芯片相连；上位机控制指令控制外部程控电源，以自动配置不同的电压条件，对控制测试硬件主控制板上测试控制单片机设置，与被测微控制器芯片通讯，启动多个被测微控制器存储器测试程序，在同一时间进行内置的大容量存储器的耐久力与保持力测试。/n

【技术特征摘要】
1.一种可靠性同测装置，其特征在于，包括测试硬件主控制板和上位机控制，其中测试硬件主控制板包括测试控制单片机、n个被测微控制器芯片；上位机控制通过与测试硬件主控制板相连，测试控制单片机与被测微控制器芯片相连；上位机控制指令控制外部程控电源，以自动配置不同的电压条件，对控制测试硬件主控制板上测试控制单片机设置，与被测微控制器芯片通讯，启动多个被测微控制器存储器测试程序，在同一时间进行内置的大容量存储器的耐久力与保持力测试。


2.根据权利要求1所述的一种可靠性同测装置，其特征在于，所述测试硬件主控制板仅需一个支持串口通讯接口或SPI通讯接口的单片机即可实现满足可靠性测试最小抽样个数的芯片同测。


3.一种可靠性同测控制方法，基于权利要求1所述的装置，其特征在于上位机控制指令控制程控电源，以自动配置不同的电压条件；上位机控制指令对测试硬件主控制板上测试控制单片机设置，与被测微控制器芯片通讯，启动多个被测微控制器存储器测试程序，在同一时间进行运行内置的大容...

【专利技术属性】
技术研发人员：戴昭君，蒋艳，宗磊，葛文启，吕瑞恩，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31