【技术实现步骤摘要】
本专利技术涉及通过引起沟道区的应力改变，来提高载流子的迁移率。
技术介绍
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密 度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。然而，当集成电路元件的尺寸缩小时，不可避免地损害了晶体管和其他元件运转 的恒定材料特性和物理效应。因此，已经对晶体管的设计进行了很多新的创新，以便把这些 元件的性能保持到合适的水平。场效应晶体管中保持性能的重要因素是载流子迁移率，在通过非常薄的栅介质来 与沟道隔离的栅极上施加的电压的情况下，载流子迁移率可以影响掺杂半导体沟道中流动 的电流或电荷量。总所周知根据载流子的类型和应力方向，场效应晶体管(FET)的沟道区中的机械 应力可以显著地提高或降低载流子的迁移率。在FET中，拉应力能够提高电子迁移率，降低 空穴迁移率，可以有利地提高N型FET晶体管(N-FET)的性能；而压应力可以提高空穴迁移 率，降低电子迁移率，可以有利地提高P型FET器件(P-FET)的性能。现有技术中已经提出 了大量的结构和材料用于在半导体材料中包含拉力或者压力，例如在现有...
【技术保护点】
１．一种半导体器件的制造方法，包括以下步骤：在衬底上形成Ｎ型场效应晶体管，所述Ｎ－ＦＥＴ晶体管包括具有栅极介质层、金属栅层和伪栅极层的栅堆叠、以及源极区和漏极区，其中所述源极区和所述漏极区在邻近所述栅堆叠的区域包括相对于所述衬底上表面凹进的侧壁；覆盖所述Ｎ－ＦＥＴ晶体管的所述源极区、所述漏极区和所述栅堆叠形成接触刻蚀停止层；在所述接触刻蚀停止层中分别形成位于所述源极区和所述漏极区上方的第一对接触孔，所述第一对接触孔邻近所述栅堆叠设置；在所述第一对接触孔中形成具有拉应力性质的材料，以对所述栅堆叠对应的沟道区域施加拉应力；以及移除所述伪栅极层，以提高沟道区域的拉应力。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱慧珑，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。