【技术实现步骤摘要】
本专利技术通常涉及一种半导体器件及其形成方法。更具体而言，涉及一种减少沟道 两侧的Halo离子注入区对源漏区域引入不当杂质的半导体器件及其形成方法。
技术介绍
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密 度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。相 应地，为了提高MOSFET (金属氧化物半导体场效应晶体管)器件的性能需要进一步减少 MOSFET器件的栅长。然而随着栅长持续减小，减少到接近源极和漏极的耗尽层的宽度，例如 小于40nm时，将会产生较严重的短通道效应(short channel effect或简写为SCE)，从而 不利地降低器件的性能，给大规模集成电路的生产造成困难。如何降低短通道效应以及有 效地控制短通道效应，已经成为集成电路大规模生产中的一个很关键的问题。在Thompson S 等人的文章中“M0S Scaling =Transistor Challenges for the 2IstCentury", Intel Technology Journal Q3~98 1_19页，描述Ha...
【技术保护点】
一种制造半导体器件的方法，所述方法包括：ａ）提供一个衬底；ｂ）在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述栅堆叠包括栅极介质层和伪栅极；ｃ）去除所述伪栅极，暴露所述栅极介质层以形成开口；ｄ）对所述器件进行斜角度Ｈａｌｏ离子注入，以在所述半导体器件的沟道两侧形成Ｈａｌｏ离子注入区；ｆ）进行退火，以激活Ｈａｌｏ离子注入区的掺杂；ｇ）对所述器件进行后续加工。
【技术特征摘要】
【专利技术属性】
技术研发人员：尹海洲，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。