半导体存储器件及其操作方法技术

本发明专利技术提供一种半导体存储器件，包括：存储串，所述存储串与位线耦接；页缓冲器，所述页缓冲器被配置为在擦除验证操作或编程验证操作中感测位线的感测电流；以及感测控制电路，所述感测控制电路被配置为在擦除验证操作和编程验证操作中不同地设置感测电流的电平，以便感测存储串中的选中的存储单元的阈值电压电平。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及一种半导体存储器件及其制造方法，更具体而言涉及一种能够优化操作条件的半导体存储器件及其制造方法。
技术介绍
半导体存储器件接收并储存数据。在诸如快闪存储器的非易失性存储器件中，经由编程操作储存数据，经由擦除操作删除数据，并经由读取操作输出数据。在快闪存储器件中，存储单元的阈值电压电平根据储存在存储单元中的数据而偏移。即，存储单元的阈值电压经由编程操作或擦除操作而偏移。为了检查存储单元的阈值电压是否已偏移至目标电压，执行编程验证操作或擦除验证操作。在一般的快闪存储器件中，当将位线预充电至第一电压并将验证电压施加至与位线耦接的存储单元的栅极时，位线的电压保持不变，或者位线的电压根据存储单元的验证电压与阈值电压之差而偏移。可以基于位线的电压变化来检查存储单元的阈值电压。基于在编程操作之后执行的编程验证操作中检测的以及在擦除操作之后执行的擦除验证操作中检测到的感测电流电平来检查存储单元的阈值电压。在擦除操作之后，存储单元的阈值电压电平变得小于0V。在擦除验证操作中，感测到的存储单元的阈值电压电平应小于0V。与编程验证操作不同，在擦除验证操作中，通过向所有的存储单元的栅极提供相同的擦除验证电压来感测与位线耦接的存储单元的阈值电压。这里，提供给栅极的擦除验证电压小于在对已执行过编程操作的存储单元执行读操作时向未选中的存储单元的栅极所提供的读取通过电压(read pass voltage)。相应地，实际感测到的阈值电压小于提供给栅极的电压。这种现象称为向后模式依赖(back pattern dependency, BPD)现象。其结果是，即使在不利用负电压的的情况下也可以感测负电位的阈值电压。另外，随着编程和擦除循环的数量的增加，电流退化的影响增加，因此擦除验证电平逐渐显示出下降的趋势。当擦除验证电平逐渐降低时，所提供的用于擦除操作的擦除电压逐渐上升，并且存储单元的电特性恶化。此外，随着编程和擦除循环的数量的增加，阈值电压电平根据感测电流的电平而偏移。相应地，在擦除操作期间提供的擦除电压的电平受到影响。
技术实现思路
本专利技术的示例性实施例涉及一种，其能够将由反复的编程操作和擦除操作所导致的半导体存储器件的物理特性和电特性的恶化最小化，并能够通过不同地设置用于感测存储单元的数据(或阈值电压)的条件来改善操作的可靠性。根据本专利技术的一个方面，一个示例性的半导体存储器件包括存储串，所述存储串与位线耦接；页缓冲器，所述页缓冲器被配置为在擦除验证操作或编程验证操作中感测位线的感测电流；以及感测控制电路，所述感测控制电路被配置为在擦除验证操作和编程验证操作中不同地设置感测电流的电平，以便感测存储串中选中的存储单元的阈值电压电平。感测控制电路可以将感测电流的电平控制为与选中的存储单元的阈值电压电平成比例。用于擦除验证操作的感测电流的电平可以被设置为第一电平，用于第一编程电平的编程验证操作的感测电流的电平可以被设置为比第一电平高的第二电平，用于第二编程电平的编程验证操作的感测电流的电平可以被设置为比第二电平高的第三电平，而用于第三编程电平的编程验证操作的感测电流的电平可以被设置为比第三电平高的第四电平。位线的感测电流的电平比在擦除验证操作中位线的感测电流的电平高。感测控制电路可以包括感测电压发生器，所述感测电压发生器被配置为在位线被预充电时产生第一电压，并在感测电流从位线提供给页缓冲器时产生比第一电压低的第二电压；以及感测电路，所述感测电路被配置为根据第一电压或第二电压来控制位线与页缓冲器的连接。感测电压发生器可以产生这样的第二电压，所述第二电压在编程验证操作中验证选中的存储单元的数据时的电平高于在擦除验证操作中验证选中的存储单元的数据时的电平。感测电压发生器在擦除验证操作中可以产生具有第一感测电平的第二电压；感测电压发生器在第一编程电平的编程验证操作中可以产生具有比第一感测电平高的第二感测电平的第二电压；感测电压发生器在第二编程电平的编程验证操作中可以产生具有比第二感测电平高的第三感测电平的第二电压；而感测电压发生器在第三编程电平的编程验证操作中可以产生具有比第三感测电平高的第四感测电平的第二电压。感测电压发生器可以产生这样的第一电压，所述第一电压在编程验证操作中验证选中的存储单元的数据时的电平高于在擦除验证操作中验证选中的存储单元的数据时的电平。感测电压发生器在擦除验证操作中可以产生具有第一预充电电平的第一电压；感测电压发生器在第一编程电平的编程验证操作中可以产生具有比第一预充电电平高的第二预充电电平的第一电压；感测电压发生器在第二编程电平的编程验证操作中可以产生具有比第二预充电电平高的第三预充电电平的第一电压；而感测电压发生器在第三编程电平的编程验证操作中可以产生具有比第三预充电电平高的第四预充电电平的第一电平。与在执行擦除验证操作时相比，在执行编程验证操作时，求值时间可以由感测电压发生器降低，所述求值时间是从提供第一电压的时刻起到提供第二电压的时刻为止所经历的时间。在擦除验证操作中，求值时间可以被设置为第一值；在第一编程电平的编程验证操作中，求值时间可以被设置为比第一值小的第二值；在第二编程电平的编程验证操作中， 求值时间可以被设置为比第二值小的第三值；而在第三编程电平的编程验证操作中，求值时间可以被设置为比第三值小的第四值。根据本专利技术另一个方面的操作半导体存储器件的示例性方法包括以下步骤对与位线耦接的存储串执行擦除操作；在擦除操作之后，将感测电流的电平设置为第一电平并执行擦除验证操作，所述擦除验证操作用于验证存储串中选中的存储单元中的储存数据； 对选中的存储单元执行编程操作；并且在编程操作之后，将用于编程验证操作的感测电流的电平设置为多个编程电平中比第一电平高的一个，并执行用于验证存储单元中的储存数据的编程验证操作。在第一编程电平的编程验证操作中，可以将感测电流的电平设置为第二电平；在第二编程电平的编程验证操作中，可以将感测电流的电平设置为比第二电平高的第三电平；在第三编程电平的编程验证操作中，可以将感测电流的电平设置为比第三电平高的第四电平。根据本专利技术又一个方面的操作半导体存储器件的示例性方法包括以下步骤对与位线耦接的存储串执行擦除操作；在擦除操作之后，将位线预充电至第一位线电压；通过感测位线的电压的变化来执行擦除验证操作；对选中的存储单元执行编程操作；在编程操作之后，将位线预充电至多个位线电压中比第一位线电压高的一个电压；以及通过感测位线的电压的变化来执行编程验证操作。在第一编程电平的编程验证操作中，可以将位线预充电至比第一位线电压高的第二位线电压；在第二编程电平的编程验证操作中，可以将位线预充电至比第二位线电压高的第三位线电压；在第三编程电平的编程验证操作中，可以将位线预充电至比第三位线电压高的第四位线电压。根据本专利技术再一个方面的操作半导体存储器件的示例性方法包括以下步骤对与位线耦接的存储串执行擦除操作；在擦除操作之后，将位线预充电；在具有第一值的求值时间之后，通过感测位线的电压的变化来执行擦除验证操作；对选中的存储单元执行编程操作；在执行编程操作之后，将位线预充电；以及在具有多个值之中比第一值小的一个值的求值时间之后，通过感测位线的电压的变化来执行编程验证操作。求值时间可以是验证本文档来自技高网...

【技术保护点】
１．一种半导体存储器件，包括：存储串，所述存储串与位线耦接；页缓冲器，所述页缓冲器被配置为在擦除验证操作或编程验证操作中感测所述位线的感测电流；以及感测控制电路，所述感测控制电路被配置为在所述擦除验证操作和所述编程验证操作中不同地设置所述感测电流的电平，以便感测所述存储串中选中的存储单元的阈值电压电平。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金炯锡，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR