阵列基板及其制造方法和液晶显示器技术

本发明专利技术公开了一种阵列基板及其制造方法和液晶显示器。该方法中形成数据线的流程包括：沉积有源层薄膜和数据线金属薄膜；涂覆光刻胶并进行曝光显影；第一次刻蚀掉完全去除区域对应的数据线金属薄膜和有源层薄膜，在像素区域形成包括数据线、源电极和漏电极的图案；按照部分保留区域的光刻胶厚度灰化去除光刻胶；进行第二次湿刻，刻蚀掉部分保留区域对应的数据线金属薄膜，并进行第二次干刻，刻蚀部分保留区域对应的部分有源层薄膜，在像素区域形成有源层的图案，在接口区域形成数据线的图案；灰化光刻胶；刻蚀掉接口区域中部分保留区域对应的剩余有源层薄膜。本发明专利技术以简化高效的生产工艺制备阵列基板，且保持较小的接口区域数据线间距。

【技术实现步骤摘要】

本专利技术涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。
技术介绍
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。高分辨率和低功耗是目前TFT-IXD的发展趋势，这些都对TFT-IXD的制造工艺提出了更高的要求。其中，采用电阻率更低的金属材料作为数据线材料是发展趋势之一，例如，现有TFT-LCD 采用铝/钼的金属叠层制作数据线，为降低功耗，需要改用铝/钕(AlNd)叠层、纯铝(Al) 或纯铜(Cu)等电阻率更低的材料制作数据线。这些金属材料的变化对TFT-LCD的制备工艺造成了一定影响，即对数据线的刻蚀需要由干刻工艺转变为湿刻工艺。现有常用的四次掩膜构图工艺中，第一次掩膜构图工艺形成栅线2和栅电极3的图案，第二次掩膜构图工艺是采用双色调掩膜板，通过半曝光掩膜刻蚀工艺刻蚀形成数据线5、源电极7、漏电极8和带有TFT沟道的有源层6的图案，第三次掩膜构图工艺形成钝化层过孔10的图案，第四次掩膜构图工艺形成像素电极11的图案，刻蚀完成后的图案如图1 所示。目前第二次掩膜构图工艺典型的刻蚀过程为首先连续沉积有源层薄膜和数据线金属薄膜50，有源层薄膜包括掺杂半导体层薄膜62和半导体层薄膜61 ；涂覆光刻胶12，采用双色调掩膜板对光刻胶12进行曝光显影，形成包括完全保留区域13、部分保留区域14和完全去除区域15的光刻胶12图案，如图2A所示；进行第一次湿刻以刻蚀掉完全去除区域15 对应的数据线金属薄膜50，刻蚀后的阵列基板剖面结构如图2B所示；进行第一次干刻以刻蚀掉完全去除区域15对应的半导体层薄膜61和掺杂半导体层薄膜62，如图2C所示，此时可形成包括数据线5、源电极7和漏电极8的图案；灰化去除部分厚度的光刻胶12，使部分保留区域14的光刻胶12完全去除，如图2D所示；进行第二次湿刻以刻蚀掉部分保留区域 14对应的数据线金属薄膜50，如图2E所示；进行第二次干刻以刻蚀掉部分保留区域14对应的有源层薄膜中的掺杂半导体层薄膜62和少部分半导体层薄膜61，以形成TFT沟道，如图2F所示；最后将剩余的光刻胶12除去。图2A 2F是在阵列基板的制备过程中在图1 中的A-A线位置进行剖切所得出的侧视图。上述过程为典型的一次掩膜构图后通过两次湿刻和两次干刻O Wet 2Dry，简称 2W2D)进行刻蚀的方式，湿刻和干刻工艺的选用是由被刻蚀的材料决定的。2W2D的方式相比于两次掩膜，先形成数据线、源电极和漏电极，再形成带TFT沟道的有源层而言，简化了一次掩膜构图工艺。但是，上述2W2D工艺过程存在如下缺陷第二次湿刻会对已经过第一次湿刻的数据线5、源电极7和漏电极8的图案进行过刻，如图2E所示，而对非金属材料的有源层薄膜影响很小，所以导致数据线5与其上的光刻胶12图案之间形成线宽差，如图2E所示的距离dl是一侧的线宽差，一条数据线的线宽差 =光刻胶的线宽-当前数据线的线宽=2Xdl，约为4微米。经过湿刻和干刻后，未被刻蚀的有源层薄膜的图案与其上的光刻胶12图案宽度差距较小，所以会存在有源层薄膜图案的尾部宽度，即数据线5与有源层薄膜图案的宽度之差，约为3 4微米。线宽差的存在会为阵列基板接口区域形成的数据线造成影响。阵列基板包括形成像素单元的像素区域，在像素区域的外围是接口区域，数据线和栅线延伸至接口区域，以便连接驱动电路，现有技术中，像素区域和接口区域中的数据线是同步形成的。在接口区域中，首先形成栅线和栅绝缘层；在栅绝缘层上沉积有源层薄膜和数据线金属薄膜；对数据线金属薄膜和有源层薄膜进行两次湿刻和两次干刻，形成数据线的图案；而后形成钝化层。为便于连接驱动电路，通常需要将数据线和栅线在接口区域集中布设，尤其是对于高分辨率、小尺寸的液晶显示器而言，对布线密集度的要求很高。但是，线宽差现象的存在为数据线的集中布设造成了障碍。原因在于为满足较低的电阻率，要求数据线的宽度不能过小，也就是有一定的宽度下限。当数据线宽度下限确定时，就只能通过缩小数据线间距来使数据线在接口区域的布设更为密集。线宽差的存在使得数据线之间的最小间距至少等于线宽差与光刻胶最小有效间距之和，光刻胶最小有效间距是由于曝光工艺等原因决定的光刻胶图案之间所必须的最小间距。例如，当线宽差为4微米，光刻胶最小有效间距为5微米时，则数据线之间的最小间距至少为9微米。现有技术为解决上述问题，采用了五次掩膜构图工艺，即采用一次掩膜一次干刻来刻蚀形成有源层，再采用一次掩膜一次湿刻来刻蚀形成数据线、源电极和漏电极，湿刻次数的减少可减小线宽差。换言之，由于有源层尾部宽度的存在，为避免采用四次掩膜构图工艺时数据线下的有源层薄膜接触，也需要采用五次掩膜构图工艺。该技术虽然能够减小线宽差来缩小数据线的间距，但是增加了掩膜构图工艺的次数，使工艺复杂、生产效率降低、 成本增加。
技术实现思路
本专利技术提供一种阵列基板及其制造方法和液晶显示器，以简化高效的生产工艺制备阵列基板，保持较小的数据线间距。本专利技术提供了一种阵列基板的制造方法，包括在像素区域形成栅线、栅电极、有源层、数据线、源电极、漏电极和像素电极图案的流程以及同时在接口区域形成栅线和数据线图案的流程，其中，在所述像素区域形成数据线、有源层、源电极和漏电极的图案且同时在所述接口区域形成数据线图案的流程包括沉积有源层薄膜和数据线金属薄膜；涂覆光刻胶，并进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案；进行第一次湿刻，刻蚀掉所述完全去除区域对应的数据线金属薄膜，并进行第一次干刻，刻蚀掉所述完全去除区域对应的有源层薄膜，在所述像素区域形成包括数据线、源电极和漏电极的图案；按照部分保留区域的光刻胶厚度灰化去除光刻胶；进行第二次湿刻，刻蚀掉所述部分保留区域对应的数据线金属薄膜，并进行第二次干刻，刻蚀所述部分保留区域对应的部分有源层薄膜，在所述像素区域形成有源层的图案，在所述接口区域形成数据线的图案；灰化去除剩余的光刻胶；刻蚀掉所述接口区域中所述部分保留区域对应的剩余有源层薄膜。本专利技术还提供了一种阵列基板，包括衬底基板；所述衬底基板上形成有像素区域和接口区域；所述像素区域形成有栅线、栅电极、有源层、数据线、源电极、漏电极和像素电极的图案；所述接口区域形成有栅线和数据线的图案，其中所述接口区域的数据线形成在有源层薄膜之上，且所述接口区域数据线的宽度与所述有源层薄膜的宽度之差小于两次湿刻的线宽差。本专利技术还提供了一种液晶显示器，包括液晶面板，其中所述液晶面板包括彩膜基板和本专利技术提供的阵列基板，所述彩膜基板和阵列基板之间填充有液晶层。本专利技术提供的阵列基板及其制造方法和液晶显示器，采用一次半曝光掩膜构图工艺同时刻蚀形成像素区域的数据线、有源层、源电极和漏电极以及接口区域的数据线图案， 使得接口区域的数据线仅经过一次湿刻形成，避免两次湿刻造成的过大线宽差，解决了线宽差过大降低接口区域数据线密集度的问题，以简化高效的生产工艺制备阵列基板，且保持较小的接口区域数据线间距。附图说明图IA为现有技术阵列基板像素区域的局部俯视结构示意图；图2A 2F为现有技术阵列基板接口区域的侧视剖本文档来自技高网...

【技术保护点】
１．一种阵列基板的制造方法，包括在像素区域形成栅线、栅电极、有源层、数据线、源电极、漏电极和像素电极图案的流程以及同时在接口区域形成栅线和数据线图案的流程，其特征在于，在所述像素区域形成数据线、有源层、源电极和漏电极的图案且同时在所述接口区域形成数据线图案的流程包括：沉积有源层薄膜和数据线金属薄膜；涂覆光刻胶，并进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案；进行第一次湿刻，刻蚀掉所述完全去除区域对应的数据线金属薄膜，并进行第一次干刻，刻蚀掉所述完全去除区域对应的有源层薄膜，在所述像素区域形成包括数据线、源电极和漏电极的图案；按照部分保留区域的光刻胶厚度灰化去除光刻胶；进行第二次湿刻，刻蚀掉所述部分保留区域对应的数据线金属薄膜，并进行第二次干刻，刻蚀所述部分保留区域对应的部分有源层薄膜，在所述像素区域形成有源层的图案，在所述接口区域形成数据线的图案；灰化去除剩余的光刻胶；刻蚀掉所述接口区域中所述部分保留区域对应的剩余有源层薄膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢振宇，龙春平，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：11