集成电路的频率设定电路及方法技术

本发明专利技术公开一种集成电路的频率设定电路及方法，以与其他功能共享一支接脚。该集成电路包含振荡器提供时钟并根据频率设定信号决定该时钟的频率，该频率设定电路包括：模拟数字转换器，连接该集成电路的接脚，侦测该接脚上的第一电压产生第一数字信号；储存单元，连接该模拟数字转换器，根据该第一数字信号决定第二数字信号，并且储存该第二数字信号；以及数字模拟转换器，连接该储存单元，根据该第二数字信号产生该频率设定信号。该频率设定方法包括：侦测该集成电路的一接脚上频率设定组件的值以决定第二数字信号；储存该第二数字信号；以及根据该第二数字信号决定该频率设定信号。

【技术实现步骤摘要】

本专利技术涉及一种，特别是关于一种使用数字电路实现的频率设定电路及方法。
技术介绍
现有的，如图1所示，集成电路10具有接脚RT供连接外部的电阻Rkt，频率设定电路12根据电阻Rkt的电阻值决定频率设定信号lose，振荡器14根据频率设定信号Iosc决定时钟CLK的频率Fclk = klXIosc,公式 1其中kl为比例系数。频率设定电路12包括运算放大器16、晶体管Ml以及由晶体管M2及M3组成的电流镜18。运算放大器16及晶体管Ml与电阻Rkt组成电压电流转换器，将电压Vref转换为电流Im = Vref/RET,公式 2电流镜18镜射电流Ikt产生频率设定信号lose = NXIet,公式 3其中N为晶体管M2及M3的尺寸比。将公式2及公式3代入公式1可得Fclk = klXNXVref/RET,公式 4因此，频率Fclk与电阻值‘具有反比关系，其关系曲线如图2所示。在图1所示的这类设计中，要从集成电路10的外部设定时钟CLK的频率Fclk，需要一支接脚RT，而且要维持设定的频率Fclk需要持续使用接脚RT。随着集成电路的功能的增加，其接脚越来越不敷使用，特别是低接脚数的集成电路，因此有越来越多让多项功能共享一支接脚的技术被提出来，例如美国专利号7，196，589使用一支接脚实现频率设定及频率同步。
技术实现思路
本专利技术的目的在于提出一种使用数字电路实现应用于，以与其他功能共享一支接脚。根据本专利技术，一种集成电路的频率设定电路，该集成电路包含振荡器提供时钟并根据频率设定信号决定该时钟的频率，该频率设定电路包括模拟数字转换器，连接该集成电路的接脚，侦测该接脚上的第一电压产生第一数字信号；储存单元，连接该模拟数字转换器，根据该第一数字信号决定第二数字信号，并且储存该第二数字信号；以及数字模拟转换器，连接该储存单元，根据该第二数字信号产生该频率设定信号。根据本专利技术，一种集成电路的频率设定方法，该集成电路包含振动器提供时钟并根据频率设定信号决定该时钟的频率，该频率设定方法包括(a)侦测该集成电路的一接脚上频率设定组件的值以决定第二数字信号；(b)储存该第二数字信号；以及(c)根据该第二数字信号决定该频率设定信号。本专利技术的频率设定电路由数字电路组成，因此可储存该频率设定信号，在完成频率设定后，该频率设定电路可以根据其储存的该频率设定信号控制频率的频率，无需持续侦测该接脚，故在完成频率设定后，该接脚可以用来实现其它功能。附图说明图1是现有的频率设定电路；图2是图1中时钟CLK的频率Fclk与电阻Rkt之间的关系曲线；图3是应用本专利技术的电源集成电路；图4用以说图3中频率设定电路的操作；图5是图3中ADC、储存单元以DAC的第一实施例；图6是图5中时钟CLK的频率Fclk与电阻Rkt之间的关系曲线；以及图7是图3中ADC、储存单元以DAC的第二实施例。具体实施例方式下面结合说明书附图对本专利技术的具体实施方式做详细描述。如图3所示，电源集成电路20具有接脚RT供连接作为频率设定组件的电阻Rm， 频率设定电路22侦测接脚RT上的电压以判断电阻Rkt的电阻值，并据以产生频率设定信号 lose，振荡器14根据频率设定信号Iosc决定时钟CLK的频率Fclk。频率设定电路22包括模拟数字转换器(ADC) 24、N位储存单元沈以及数字模拟转换器(DAC)观。ADC M在频率设定期间侦测接脚RT上的第一电压Vkt，该频率设定期间可以是电源集成电路20的电源软启动期间，例如图4中的时间tl至t2。当电源重开机信号POR在时间tl转为高准位时，电源集成电路20被启动并进入电源软启动以及频率设定状态，此时频率设定电路22中的ADC 24也被致能以侦测接脚RT上的第一电压VRT而产生第一数字信号Sdl，储存单元沈根据第一数字信号Sdl产生及储存第二数字信号Sd2，DAC 28根据第二数字信号Sd2决定频率设定信号lose。DAC观可以利用预设的输入对应表来决定频率设定信号lose。当软启动结束信号PORD在时间t2转为高准位时，电源集成电路20结束软启动及频率设定状态进入正常操作状态，此时ADC M失能。由于储存单元沈储存第二数字信号Sd2，故DAC观能保持频率设定信号lose，频率设定电路22无需再继续侦测接脚RT。因此在电源集成电路20 结束频率设定模式后，接脚RT可以用来实现其它功能，例如，接脚RT可以输出控制信号控制低位侧功率开关。如此，电源集成电路20需求的接脚数量减少了。 在其它实施例中，接脚RT上的电阻Rkt可以用电容或二极管取代，例如改变二极管串联的数量来决定接脚RT上的电压VM。图5是图3的ADC 24、储存单元沈以DAC 28的第一实施例。在ADC 24中，电流源30提供固定电流IRT给接脚RT，因而产生固定的第一电压Vet = IetXRet,公式 5比较器32比较第一电压Vkt及临界值Vth产生第一数字信号Sdl。储存单元沈包括计数器34根据第一数字信号Sdl调整第二数字信号Sd2，并因应取样信号SH储存第二数字信号Sd2。取样信号SH可以使用图4中的软启动结束信号P0RD，当软启动结束信号PORD 在时间t2由低准位转为高准位时，计数器34储存第二数字信号Sd2。DAC观根据第二数字信号Sd2产生频率设定信号Iosc及临界值Vth。计数器34根据第一数字信号Sdl调整第二数字信号Sd2，进而使临界值Vth朝第一电压Vm变化。假设电流设定信号lose = k2XVth,公式 6其中，k2为比例系数，而临界值Vth等于第一电压Vkt，将公式5及公式6代入公式 1可得时钟CLK的频率Fclk = klXk2XImXRKT，公式 7因此频率Fclk正比于电阻值RKT。如果计数器34及DAC观的位数N够大，频率设定电路22可以达成如传统模拟电路般的无步阶(stepless)频率设定，就如同图6所示的关系曲线。图7是图3的ADC 24、储存单元2及DAC 28的第二实施例。ADC 24包含比较器 32，储存单元沈包含计数器34，DAC 28根据第二数字信号Sd2产生电流Ikt及频率设定信号lose，电流Ikt经接脚RT流向电阻Rkt，因而产生第一电压Vkt如公式5所示。在此实施例中，电流Ikt随第二数字信号Sd2变化，因此第一电压Vkt也随第二数字信号Sd2变化。在 ADC M中，比较器32比较第一电压Vkt及参考电压Vref产生第一数字信号Sdl，储存单元 26的计数器34根据第一数字信号Sdl调整第二数字信号Sd2，进而使第一电压Vkt朝参考电压Vref变化。假设频率设定信号Iosc等于电流Ικτ，而第一电压Vkt等于参考电压Vref， 则可推得lose = Iet = Vref/Retο公式 8 将公式8代入公式1，可得时钟CLK的频率Fclk = klXVref/RET,公式 9因此频率Fclk反比于电阻Rm。如果计数器34及DAC观的位数N够大，则频率设定电路22可以达成如传统模拟电路般的无步阶频率设定，就如同图2所示的关系曲线。以上，仅为本专利技术的较佳实施例，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本专利技术的保护范围之内。因此本文档来自技高网...

【技术保护点】
１．一种集成电路的频率设定电路，其特征在于，该集成电路包含振荡器提供时钟并根据频率设定信号决定该时钟的频率，该频率设定电路包括：模拟数字转换器，连接该集成电路的接脚，侦测该接脚上的第一电压产生第一数字信号；储存单元，连接该模拟数字转换器，根据该第一数字信号决定第二数字信号，并且储存该第二数字信号；以及数字模拟转换器，连接该储存单元，根据该第二数字信号产生该频率设定信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕绍鸿，陈曜洲，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：71