一种双镶嵌结构的形成方法技术

一种双镶嵌结构的形成方法，提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。本发明专利技术可以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的填充孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及。
技术介绍
随着半导体器件的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC 中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅包括单层互连结构，而且要在多层之间进行互连，因此，还包括多层互连结构，其中多个互连层互相堆叠，并通过位于多个互连层之间的介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成多层互连结构时，需要预先在介质层中形成用于互连的沟槽和通孔，然后用导电材料如铜填充所述沟槽和通孔。所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类先沟槽工艺(Trench First)和先通孔(Via First)工艺。先沟槽工艺包括首先在已沉积的介质层上刻蚀出沟槽图形，然后再刻蚀出通孔图形；先通孔工艺包括首先在介质层中定义出穿过介质层的通孔，然后利用另一光刻胶层定义并形成沟槽。在申请号为200610025649.4的中国专利申请中，提供了一种先通孔工艺的双镶嵌结构的形成方法，包括如图1所示，提供衬底100、依次在所述衬底100上形成刻蚀阻挡层101、介质层 102、及位于所述介质层102上的光刻胶层103。其中，所述衬底100上还具有导电材料导线层(图中未标示)，所述刻蚀阻挡层101用以避免衬底100中的导电材料导线层暴露于氧气中或其他腐蚀层性化学工艺中，所述光刻胶层103中具有通孔图案；如图2所示，以光刻胶层103为刻蚀掩膜，将光刻胶层103的通孔图案转移到介质层102中，形成穿过介质层102厚度的通孔201，露出其下方的刻蚀阻挡层101的表面；如图3所示，在介质层102上和通孔201中形成抗反射层104，即通孔填充(gap filling)过程。抗反射层104用以降低曝光显影工艺中反射光的干扰，以提高图形定义的质量，增强后期的沟槽刻蚀效果；如图4所示，在所述抗反射层104上形成具有沟槽图案的光刻胶层105 ；如图5所示，形成沟槽202。具体工艺同时参考图4，包括以光刻胶层105为刻蚀掩膜，通过等离子刻蚀工艺，将光刻胶层105的沟槽图案转移到介质层102中，形成沟槽202， 最后去除抗反射层104和光刻胶层105，以形成具有通孔201和沟槽202的双镶嵌图案，本图示出的沟槽202用于连通相邻的通孔201，连通的通孔201之间的区域为通孔间介质层 203。但是，在所述形成沟槽202的等离子刻蚀中，未被光刻胶105遮挡，即待形成沟槽 202的介质层102暴露于等离子氛围中，其表面收集刻蚀离子的密度与表面形状有关，在凹的部位离子密度接近零，在平缓的部位小，在尖的部位最大。如图5所示，待形成沟槽202 的介质层102边角，因其形状较尖，将会收集到更多的刻蚀离子，使该处被过刻蚀，造成位于沟槽下方的通孔间介质层203表面不光滑，如具有突起。继续参考图6，在所述通孔和沟槽内填充导电材料，并对导电材料进行平坦化处理。但是，上述通孔间介质层不光滑的表面会造成导电材料与通孔间介质层203之间出现多个孔洞301。对于导电材料来讲，这些孔洞301具有良好的绝缘特性，对应的孔洞301位置将形成电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。
技术实现思路
本专利技术解决的问题是提供，使得通孔间的介质层具有光滑的表面，减少后续填充的导电材料的孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。为解决上述问题，本专利技术提供，包括提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于12的气体。可选的，所述碳氟比例大于等于1 2的气体为(/8或(^8。可选的，所述刻蚀气体为C4F8和O2，其中，所述C4F8流量为10SCCM至505011，02流量为 100SCCM 至 500SCCM。可选的，所述刻蚀时间为10秒至60秒。可选的，所述刻蚀的腔体压力为20毫托至40毫托，功率为200瓦至800瓦。可选的，所述刻蚀气体为C5F8和O2，其中，所述C5F8流量为10SCCM至505011，02流量为 100SCCM 至 500SCCM。可选的，所述刻蚀时间为10秒至100秒。可选的，所述刻蚀的腔体压力为40毫托至100毫托，功率为200瓦至1000瓦。可选的，所述沟槽刻蚀的具体工艺为等离子体刻蚀，所述刻蚀气体包括有CF4和 Ar。可选的，所述CF4 流量为 100SCCM 至 500SCCM，Ar 流量为 200SCCM 至 500SCCM。可选的，所述刻蚀时间为10秒至60秒。可选的，所述等离子体刻蚀的腔体压力为50毫托至100毫托，功率为300瓦至 1000 瓦。可选的，还包括对所述通孔及沟槽填充导电材料。与现有技术相比，上述技术方案具有以下优点本专利技术通过对位于沟槽下方的通孔间介质层进行修复，使所述通孔间介质层具有光滑的表面，以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的填充孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。附图说明图1至图6是现有工艺双镶嵌结构制造方法的剖面结构示意图；图7至图15为本专利技术一个实施例的双镶嵌结构制造方法的剖面结构示意图。具体实施例方式实际双镶嵌结构制造中，需要刻蚀通孔间的介质层，以形成连通相邻通孔的沟槽， 但通孔间的介质层的边角因其较尖的形状会被过刻蚀，造成剩下用作隔离部分的通孔间介质层具有不光滑的表面，所述不光滑的表面将导致在进行导电材料填充时形成孔洞，所述孔洞将成为电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。基于上述研究，本专利技术提供了，包括提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于12的气体。通过本专利技术，可以使所述通孔间的介质层具有光滑的表面，以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施的限制。图7至图15为本专利技术一个实施例的双镶嵌结构形成方法的结构剖面示意图。 首先，如图7所示提供基底。所述基底包括衬底1100及位于衬底上的介质层1102。 因为双镶嵌结构是用于层间导电材料导线连通的，在所述衬底1100表面上应具有至少一处导电区域，使后面最终形成的双镶嵌结构的底部是与该衬底表面上的导电区域相电连通，以实现互连结构间的电连通。继续参考图7，还可在所述介质层1102与所述衬底1100之间形成刻蚀阻挡层 1101。所述刻蚀阻挡层1101是用于保护下面的衬底1100，要求刻蚀本文档来自技高网...

【技术保护点】
１．一种双镶嵌结构的形成方法，其特征在于，包括：提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于１∶２的气体。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩宝东，张海洋，孙武，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31