通孔加工方法技术

根据本发明专利技术的通孔加工方法包括步骤：提供掩膜；根据掩膜来刻蚀衬底以形成通孔；部分填充所述通孔，以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层；以及去除所述掩膜。本发明专利技术可以消除波什刻蚀工艺所产生的硅通孔侧壁的扇贝形貌对后续工艺的影响，并且在硅通孔的侧壁形成表面平滑的绝缘氧化层薄膜，提高了绝缘氧化层薄膜的保型覆盖性，降低了后续硅通孔填充的难度，最终减小了器件失效的可能性。

【技术实现步骤摘要】

本专利技术涉及半导体制造和封装领域，特别涉及半导体制造过程中的一种通孔加工 方法，尤其是硅。
技术介绍
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。目前半导体技 术发展沿着摩尔定律走微细化的道路发展到了 22nm，已经开始接近其物理极限。此时，引入 其他相关的新技术才能促进集成电路的进一步发展。其中，硅通孔(Through Silicon Via, TSV)技术是当今少有的一个正在快速发展，并且会广泛地影响到消费和工业类电子产品的
，其带来的3-D IC集成正在不断促进多芯片集成和封装技术的发展。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连 的最新技术，它实现了最短、最丰富的Z方向互连，将不同功能的芯片堆叠集成，可以同时 实现更多的功能、更好的性能、更低的功耗和成本、争取更大的制造灵活性和更短的产品上 市时间，因此被业界普遍看好，并认为是未来主宰整个微电子产业的主流技术。国际著名市 场研究顾问机构Yoledeveloppement预计到2015年3D-TSV晶圆产量将达数百万片，占据 25%的存储器市场份额。TSV技术中最为关键的就是刻蚀，即TSV通孔的形成。由于半导体硅片衬底通常都 具有相当的厚度，所述形成通孔的工艺为等离子刻蚀工艺，目前业界常用的技术为波什刻 蚀工艺(Bosch process)，波什刻蚀能够形成深宽比相当高的垂直通孔。但是，由于在工艺过程中交替地使用含有不同等离子体的两步进行刻蚀，因 此形成的通孔侧壁不光滑，凸凹不平，形似波浪，也被称为扇贝形貌(scalloping or roughness)。这将使得后续的在通孔侧壁形成的绝缘层的工艺相当困难。除此之外，还会对 后续形成铜阻挡层和铜籽晶层的保型覆盖带来困难。这就容易影响整个TSV的互连特性， 从而使整个器件失效。因此，希望能够提出一种消除TSV通孔侧壁的扇贝形貌对后续工艺的影响的硅通 孔加工方法。
技术实现思路
本专利技术的一个目的就是提供一种能够通过形成保型覆盖性良好的绝缘氧化层 (薄膜)，来消除TSV通孔(硅通孔)侧壁的扇贝形貌对后续工艺的影响的方法。根据本专利技术的包括步骤提供掩膜；根据掩膜来刻蚀衬底以形成通 孔；部分填充所述通孔，以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层；以及去除所 述掩膜。由此，本专利技术可以消除波什刻蚀工艺所产生的硅通孔侧壁的扇贝形貌对后续工艺 的影响，并且在硅通孔的侧壁形成表面平滑的绝缘氧化层薄膜，提高了绝缘氧化层薄膜的 保型覆盖性，降低了后续硅通孔填充的难度，最终减小了器件失效的可能性。 优选地，在上述中，部分填充所述通孔使所述通孔的中间留有缝隙； 并且对部分填充后的所述通孔进行修正。 优选地，在上述中，所述衬底为硅衬底，并且所述通孔为硅通孔。 优选地，在上述中，部分填充所述通孔的步骤包括通过高深宽比工 艺生长氧化物层。优选地，在上述中，对部分填充后的所述通孔进行修正以在所述通 孔的侧壁上形成保型覆盖的绝缘氧化层的步骤包括使用SiCoM对部分填充在所述通孔 中的氧化物进行刻蚀，以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层。优选地，在上述中，所述根据掩膜来刻蚀衬底以形成通孔的步骤是 通过波什刻蚀工艺实现的。优选地，在上述中，在高深宽比工艺中，在03/TE0S的时间为 100s-3000s的条件下生长氧化物。优选地，在上述中，在高深宽比工艺中，在生长氧化物之后，将硅片 置于900°C到1200°C、水蒸气的环境下退火20分钟至1小时。优选地，在上述中，所述部分填充所述通孔的步骤未封闭所述通孔。优选地，在上述中，所述掩膜为硬掩膜，并且所述硬掩膜包括氮化 硅、抗反射层和光刻胶层的堆叠结构。优选地，在上述中，所述去除所述掩膜的步骤包括采用湿法工艺去 除所述掩膜。与现有技术相比，本专利技术的技术方案还具有以下优点本专利技术不必经历长时间的 高温氧化工艺，同时简化了工艺步骤；在侧壁上产生了扇贝形貌的情况下，可直接在扇贝形 貌之上形成保型覆盖性良好的绝缘氧化层，降低了填充TSV通孔的难度，最终减小了 TSV器 件失效的可能性。此外，目前HARP和SiCoNi工艺主要应用于浅槽隔离(Shallow TrenchIsolation, STI)，其中HARP标准工艺采用三步沉积，沉积速率由快到慢，然后进行两步退火，其中第一 步水蒸气退火温度很低，一般在600-800°C之间，以避免侧壁上的Si被氧化成SiO2,而第二 步退火为N2退火，温度为900-1100°C，以使生长的SiO2薄膜更加致密，修复可能产生的缝 隙。本专利技术中一直采用低速率的HARP填充工艺，增强了 HARP对TSV侧壁扇贝形貌的修复 能力，之后采用一步水蒸气高温退火，正好使TSV通孔扇贝形貌的侧壁及底部的硅被氧化 成很薄的一层SiO2，保证了侧壁SiO2层的连续，加强了 HARP所生长的SiO2层与刻蚀后扇贝 形貌侧壁的结合，同时使得生长的SiO2薄膜变得更加致密。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解 并且更容易地理解其伴随的优点和特征，其中图1是根据本专利技术实施例的TSV的提供掩膜之后的示意图。图2是根据本专利技术实施例的TSV的部分填充通孔之后的示意图。图3是根据本专利技术实施例的TSV的对部分填充后的通孔进行修正之 后的示意图。图4是根据本专利技术实施例的TSV的去除所述掩膜之后的示意图。图5是根据本专利技术实施例的TSV的流程图。需要说明的是，附图并非按比例绘制，并且附图用于说明本专利技术，而非限制本发 明。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内 容进行详细描述。在本专利技术的一个优选实施例中，提供了一种消除TSV通孔侧壁的扇贝形貌 对后续 工艺的影响并形成保型覆盖性良好的绝缘氧化层薄膜的方法，包括提供形成有硬掩模图 形的半导体衬底，所述硬掩模图形与通孔对应；以所述硬掩模图形为掩模，采用波什刻蚀 (Bosch etch)对所述半导体衬底刻蚀形成通孔；使用高深宽比工艺(High Aspect Ratio Process, HARP)对所述硅通孔进行部分填充；使用一步高温退火退火工艺对硅片进行热处 理；使用SiCoNi对部分填充后的硅通孔形貌进行修正，从而使形成的硅通孔具有保型覆盖 性良好的绝缘氧化层薄膜；去除所述硬掩模图形。下面结合具体实施例对本专利技术的技术方案进行详细说明。图1至图4是根据本专利技术实施例的TSV的示意图。图5是根据本发 明实施例的TSV的流程图。如图5所示，在图5的步骤Sl中，首先在硅衬底上提供硬掩模2。具体地说，图1是根据本专利技术实施例的TSV的提供掩膜之后的示意 图。更具体地说，图1是TSV通孔结构所在的硅衬底的示意图，其中在制备TSV通孔之前，可 能已淀积一层或多层其他薄膜(如Si3N4等)。参考图1，提供形成有硬掩模2的半导体衬 底，所述硬掩模图形与通孔对应。需要说明的是，硬掩模2可以是一层或多层其他薄膜(如 Si3N4 等)。具体的，所述衬底为硅基衬底，例如n型硅衬底或者P型硅衬底。所述硬掩模2可以是单层结构或者多层堆叠结构，在本实施例中以氮化硅的单层 结构做示范性说明。在其他实施例中，所述硬掩模2还可以是氮化硅、抗反射本文档来自技高网...

【技术保护点】
１．一种通孔加工方法，其特征在于包括步骤：提供掩膜；根据掩膜来刻蚀衬底以形成通孔；部分填充所述通孔，以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层；以及去除所述掩膜。

【技术特征摘要】
1.一种通孔加工方法，其特征在于包括步骤提供掩膜；根据掩膜来刻蚀衬底以形成通孔；部分填充所述通孔，以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层；以及去除所 述掩膜。2.根据权利要求1或2所述的通孔加工方法，其特征在于，其中部分填充所述通孔使所 述通孔的中间留有缝隙，并且对部分填充后的所述通孔进行修正。3.根据权利要求1或2所述的通孔加工方法，其特征在于，其中所述衬底为硅衬底，并 且所述通孔为硅通孔。4.根据权利要求1或2所述的通孔加工方法，其特征在于，其中部分填充所述通孔的步 骤包括通过高深宽比工艺生长氧化物层。5.根据权利要求2所述的通孔加工方法，其特征在于，其中对部分填充后的所述通孔 进行修正以在所述通孔的侧壁上形成保型覆盖的绝缘氧化层的步骤包括使用SiCoM对 部分填充在所述通孔中的氧化物进行刻蚀，以在所述通孔的侧壁上形成保型覆盖的绝缘氧 化层。6.根据...

【专利技术属性】
技术研发人员：赵宇航，周军，
申请(专利权)人：上海集成电路研发中心有限公司，上海华力微电子有限公司，
类型：发明
国别省市：31