硅通孔内形成绝缘层的方法技术

本发明专利技术公开了一种硅通孔内形成绝缘层的方法，该方法包括如下步骤：提供包含器件区域和非器件区域的硅衬底，所述器件区域上形成有栅极结构，所述栅极结构两侧的硅衬底中形成有源极和漏极，所述源极和漏极两侧形成有场隔离区，其中，所述源极和漏极已经完成离子注入工艺；在所述硅衬底和栅极结构表面覆盖阻挡层；在所述非器件区域或器件区域上依次光刻刻蚀所述阻挡层和硅衬底以形成硅通孔；采用热氧化扩散的方法在硅通孔内壁形成绝缘层，同时，完成对所述源极和漏极注入离子的扩散工艺。本发明专利技术提供的硅通孔内形成绝缘层的方法，既能完成在硅通孔内壁形成绝缘层的工艺，又大大减小了由于热氧化扩散工艺中的温度参数对整个器件的影响。

【技术实现步骤摘要】

本专利技术涉及半导体制造和封装领域，尤其涉及一种。
技术介绍
集成电路在集成度方面的发展一直遵循“摩尔定律”，但是随着集成电路技术进入 32nm甚至22nm技术平台之后，系统复杂性、设备投资成本等方面的急剧上升，“摩尔定律” 的延续性受到了严重的挑战。而利用现代电子封装技术实现高密度的3D(三维)集成，成 为了微电子电路(包括MEMS)系统级集成的重要技术途径。目前，已经出现了许多新的3D封装技术，其中，硅通孔(TSV)技术是3D领域多芯 片叠层化集成和电互连的关键性技术，硅通孔技术的优势如下互连长度可以缩短到与芯 片厚度相等，使逻辑模块用垂直堆叠代替了水平分布；显著的减小了 RC延迟和电感效应， 有利于提高数字信号传输速度和微波的传输；可以实现高密度、高深宽比的连接，从而能够 实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同 时更加节能，预期TSV能够降低芯片功耗大约40%。浅沟槽隔离技术(shallow trench isolation, STI)是一种在超大规模集成电路 中广泛使用的器件隔离技术。由于STI工艺制备的隔离结构本身具有所占面积相对较小的 优势，成为先进制程所采用的主流器件隔离结构。因此在制程中采用具有场隔离区的衬底 颇具研究价值。成熟的深刻蚀技术已经可以制造出深宽比相当高的垂直硅通孔，但是硅通孔侧壁 不光滑，凸凹不平，使得传统的绝缘层的制造遇到了很大的困难。一方面，生长的绝缘层的 保型覆盖性会随着硅通孔深宽比的增大而变差；另一方面，生长的绝缘层的保型覆盖性又 会随着表面粗糙度的增加而变差。这就容易导致绝缘层失效使之后形成的导电材料扩散进 入衬底，从而影响整个TSV的互连特性。采用热氧化扩散的方法制造绝缘层能够解决绝缘层薄膜保型覆盖性变差的问题。 针对已制成场隔离区的硅衬底，通常有两种方式形成硅通孔。现有的第一种方法通常包括 以下步骤提供硅衬底；在硅衬底上形成硅通孔；通过热氧化扩散的方法在硅通孔内壁形 成绝缘层；在所述硅衬底上形成有栅极结构，所述栅极结构两侧的硅衬底中形成有源极和 漏极，所述源极和漏极两侧形成有场隔离区；对所述源极和漏极进行离子注入和扩散工艺。 现有的第二种方法通常包括以下步骤提供硅衬底；在所述硅衬底上形成有栅极结构，所 述栅极结构两侧的硅衬底中形成有源极和漏极，所述源极和漏极两侧形成有场隔离区；对 所述源极和漏极进行离子注入和扩散工艺；在硅衬底上形成硅通孔；通过热氧化扩散的方 法在硅通孔内壁形成绝缘层。然而，现有的两种方法存在以下缺点第一种方法中的硅通孔以及硅通孔内壁的 绝缘层在形成源极以及漏极之前已经形成，则之后对源漏极进行离子扩散时的温度会对硅 通孔以及硅通孔内壁的绝缘层的质量造成不利影响；而第二种方法中的硅通孔以及硅通孔 内壁的绝缘层形成于离子扩散之后，则制造绝缘层时所采用的热氧化扩散中的工艺温度对离子分布产生不利影响。因此，针对已制成场隔离区的硅衬底，如何安排采用热氧化扩散的方法形成硅通 孔内壁的绝缘层显得尤为关键。
技术实现思路
本专利技术的目的在于提供一种，以解决热氧化扩散应用 于形成硅通孔内壁形成绝缘层的问题。为解决上述问题，本专利技术提出一种，该方法包括如下 步骤提供包含器件区域和非器件区域的硅衬底，所述器件区域上形成有栅极结构，所述栅 极结构两侧的硅衬底中形成有源极和漏极，所述源极和漏极两侧形成有场隔离区，其中，所 述源极和漏极已经完成离子注入工艺；在所述硅衬底和栅极结构表面覆盖阻挡层；在所述 非器件区域或器件区域上依次光刻刻蚀所述阻挡层和硅衬底以形成硅通孔；采用热氧化扩 散的方法在硅通孔内壁形成绝缘层，同时，完成对所述源极和漏极注入离子的扩散工艺。可选的，采用所述热氧化扩散的方法时，硅衬底处于氧气的氛围中，并且硅衬底所 处的温度为900°C 1400°c，热氧化扩散的时间为5分钟至10分钟。可选的，采用热氧化扩散的方法在硅通孔内壁形成绝缘层的步骤之后，还包括去 除所述阻挡层。可选的，所述阻挡层的材料是氮化硅、二氧化硅、碳化硅其中一种或其组合。可选的，所述绝缘层的材料是二氧化硅。可选的，采用波什反应离子刻蚀的方法，在所述非器件区域上依次刻蚀所述阻挡 层和硅衬底形成硅通孔。可选的，采用感应耦合等离子体的方法，在所述非器件区域上依次刻蚀所述阻挡 层和硅衬底形成硅通孔。可选的，所述硅通孔的直径为lum-30um，所述硅通孔的深度为10um-500um。可选的，所述栅极结构包括栅极堆层以及位于所述栅极堆层侧壁的栅极侧墙。本专利技术提供的，将形成硅通孔及其内壁上的绝缘层的 步骤放在离子注入工艺之后，并采用与注入离子的扩散工艺同时进行的方式，既避免了注 入离子的扩散工艺的温度对在之前形成绝缘层的质量造成影响，又能避免在注入离子扩散 之后形成绝缘层时所采用的热氧化扩散中的工艺温度对离子分布产生的不利影响。进一步地，采用热氧化扩散的方法在硅通孔内壁形成绝缘层，同时在同样的温度 环境中完成对所述源漏极注入离子的扩散工艺，这两步工艺同时进行，节省了整个器件工 艺制作的时间，提高了工艺制作的效率。附图说明图1为本专利技术实施例提供的步骤流程图；图2A至图2E为本专利技术实施例提供的中对应的器件的 剖面结构示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的作进一 步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附 图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本专利技术实 施例的目的。本专利技术的核心思想在于，本专利技术提供的，将形成硅通 孔及其内壁上的绝缘层的步骤放在离子注入工艺之后，并采用与注入离子的扩散工艺同时 进行的方式，既避免了注入离子的扩散工艺的温度对在之前形成绝缘层的质量造成影响， 又能避免在注入离子扩散之后形成绝缘层时所采用的热氧化扩散中的工艺温度对离子分 布产生的不利影响。请参考图1，其为本专利技术实施例提供的步骤流程图，结 合该图1，该方法包括以下步骤步骤S11，提供包含器件区域和非器件区域的硅衬底，所述器件区域上形成有栅极 结构，所述栅极结构两侧的硅衬底中形成有源极和漏极，所述源极和漏极两侧形成有场隔 离区，其中，所述源极和漏极已经完成离子注入工艺；步骤S12，在所述硅衬底和栅极结构表面覆盖阻挡层；步骤S13，在所述非器件区域或器件区域上依次光刻刻蚀所述阻挡层和硅衬底以 形成硅通孔；步骤S14，采用热氧化扩散的方法在硅通孔内壁形成绝缘层，同时，完成对所述源 极和漏极注入离子的扩散工艺。下面将结合剖面示意图对本专利技术的进行更详细的描 述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本发 明，而仍然实现本专利技术的有利效果。参见图2A所示，并结合步骤S11，提供包含器件区域212和非器件区域213的硅衬 底201，所述器件区域212上形成有栅极结构211，所述栅极结构211两侧的硅衬底201中 形成有源极203和漏极204，所述源极203和漏极204两侧形成有场隔离区202，其中，所述 源极203和漏极204已经完成离子注入工艺，但未完成注入离子的扩散工艺。进一步地，所述栅极结构211包括栅极堆层205以及位于所述栅极堆层侧壁的栅 极侧墙206。参见图2B所示，并结合本文档来自技高网...

【技术保护点】
１．一种硅通孔内形成绝缘层的方法，其特征在于，包括：提供包含器件区域和非器件区域的硅衬底，所述器件区域上形成有栅极结构，所述栅极结构两侧的硅衬底中形成有源极和漏极，所述源极和漏极两侧形成有场隔离区，其中，所述源极和漏极已经完成离子注入工艺；在所述硅衬底和栅极结构表面覆盖阻挡层；在所述非器件区域或器件区域上依次光刻刻蚀所述阻挡层和硅衬底以形成硅通孔；采用热氧化扩散的方法在硅通孔内壁形成绝缘层，同时，完成对所述源极和漏极注入离子的扩散工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：周军，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：31