操作半导体存储器件的方法技术

本发明专利技术提供一种操作半导体存储器件的方法，包括：选择多个字线中的一个；将从第三电平逐渐下降至第一电平的编程电压施加至所选择的字线；并且每当改变编程电压的电平时将位线放电。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及一种，更具体而言，涉及一种操作用于储存数据的半导体存储器件的方法。
技术介绍
NAND快闪存储器件是非易失性存储器件的一个例子。为了提高NAND快闪存储器件的数据储存容量，在一个存储单元中储存2比特的数据。存储单元具有根据其中所储存的数据的比特而变化的阈值电压。也就是说，要改变存储单元的阈值电压来储存数据。存储单元的阈值电压是通过编程操作来改变的。图1是示出NAND快闪存储器件的存储块的电路图。参见图1，所述NAND快闪存储器件包括多个存储块。存储块中的每个包括多个串 ST。串ST与相应位线BLO至BLk耦合，并与公共源极CS耦合。单元串ST中的每个包括与位线(例如，位线BLl)耦合的漏极选择晶体管、与公共源极CS耦合的源极选择晶体管、以及在漏极选择晶体管与源极选择晶体管之间串联耦合的存储单元。串联耦合的存储单元构成存储串，并且漏极选择晶体管成为用于将存储串与位线耦合的单元串连接元件。存储块的漏极选择晶体管的栅极与漏极选择线DSL耦合，并且其源极选择晶体管的栅极与源极选择线SSL耦合。存储单元的栅极与相应字线Wi)至WLn耦合。另外，与一个字线(例如， WL0)耦合的存储单元构成页PG。一个页PG可分成包括与偶数编号的位线相耦合的存储单元的偶数页，以及包括与奇数编号的位线相耦合的存储单元的奇数页。将用于编程操作的编程电压和编程通过电压(program pass voltage)施加至字线Wi)至WLn。根据待储存到相应的存储单元中的数据，选择性地将接地电压和编程禁止电压(program inhibition voltage)施加至位线BLO至BLk。以下描述如何通过用于将2比特的数据储存到存储单元中的最低有效位(下文称之为“LSB”)编程操作和最高有效位(下文称之为“MSB”)编程操作来改变存储单元的阈值电压。图2A和图2B是示出根据编程操作的存储单元的阈值电压的移动的图。参见图2A，在编程操作之前，将全部的存储单元设置为擦除状态。也就是说，存储单元的阈值电压下降到小于0V，并且将储存在存储单元中的数据复位为“11”。接着，对从存储单元之中选择的存储单元执行LSB编程操作。这里，选择了其中根据外部的输入数据而储存了为“0”的LSB数据的存储单元。通过LSB编程操作，所选择的存储单元的阈值电压变为大于0V，并且所选择的存储单元的LSB数据从“1”变为“0”。参见图2B，对从全部的存储单元之中选择的存储单元执行MSB编程操作。这里， 选择了其中根据外部的输入数据而储存了为“0”的MSB数据的存储单元。通过MSB编程操作，所选择的存储单元的阈值电压根据所选择的存储单元的LSB数据和MSB数据而升高至三个不同的电平PV1、PV2和PV3。存储单元的MSB数据从“1”变为“0”。更具体而言，在所选择的存储单元之中，LSB数据保持在“1”而MSB数据变为(被储存为)“0”的存储单元的阈值电压升高至大于OV的第一编程电平PV1。在所选择的存储单元之中，LSB数据变为 (被储存为)“0”而MSB数据保持为“1”的存储单元的阈值电压升高至大于第一编程电平 PVl的第二编程电平PV2。在所选择的存储单元之中，LSB数据和MSB数据都变为(被储存为)“0”的存储单元的阈值电压升高至大于第二编程电平PV2的第三编程电平PV3。为了 LSB编程操作或MSB编程操作，将编程电压施加至所选择的字线，而将编程通过电压施加至未选择的字线。但是，为了在MSB编程操作中将存储单元的阈值电压升高至三个不同的编程电平PVl至PV3，要多次向所选择的字线施加编程电压。也就是说，要向所选择的字线施加用于将阈值电压升高至第一编程电平PVl的编程脉冲、用于将阈值电压升高至第二编程电平PV2的编程脉冲、以及用于将阈值电压升高至第三编程电平PV3的编程脉冲。由于如以上所述在单次MSB编程操作中施加了多个编程脉冲，因此可能会增大编程操作时间。
技术实现思路
本专利技术的示例性实施例涉及一种，其能够提高将存储单元的阈值电压升高至不同电平的编程操作的速度，以及能够通过防止由于在编程操作期间所施加的电压的变化而产生的编程操作中的错误，来改善半导体存储器件的电特性和可靠性。根据本专利技术的一个方面的一种包括选择多个字线中的一个；将从第三电平逐渐下降至第一电平的编程电压施加至所选择的字线；并且每当改变编程电压的电平时将位线放电，并将编程禁止电压施加至与待被编程禁止的存储单元相连接的位线中的一些位线。当向所选择的字线施加具有第三电平的编程电压时，将编程允许电压施加至用于储存第三编程数据的存储单元的位线，并将编程禁止电压施加至其余的位线。当向所选择的字线施加具有第二电平的编程电压时，将编程允许电压施加至用于储存第三编程数据或第二编程数据的存储单元的位线，并将编程禁止电压施加至其余的位线。另外，当向所选择的字线施加具有第一电平的编程电压时，将编程允许电压施加至用于储存第二编程数据或第一编程数据的存储单元的位线，并将编程禁止电压施加至其余的位线。当位线放电时，阻止与所选择的字线相耦合的存储单元与位线的耦合。在位线放电之后，每当施加编程禁止电压时将编程禁止电压的电平升高。每当改变编程电压的电平时，将施加至未选择的字线的通过电压的电平升高。根据本专利技术的另一个方面的一种包括将单元串与相应位线耦合，所述单元串包括栅极与相应字线相耦合的存储单元；将包括存储单元之中的第三存储单元的第三单元串的沟道区放电，并且将其余单元串的沟道区预充电；将编程通过电压施加至未选择的字线；将具有第三电平的编程电压施加至所选择的字线，以将第三存储单元的阈值电压升高；将编程电压的电平从第三电平降低至第二电平，并且将包括存储单元之中的第二存储单元的第二单元串的沟道区放电，以将第二存储单元的阈值电压升高；并且将编程电压的电平从第二电平降低至第一电平，并且将包括存储单元之中的第一存储单元的第一单元串的沟道区放电，以将第一存储单元的阈值电压升高。在未选择的字线的电压电平升高至编程通过电压的电平期间，阻止单元串与位线的耦合。在阻止单元串与位线的耦合的情况下，将位线的位线电压的电平变为编程允许电平，然后通过将单元串与位线连接而将沟道区放电。每当将沟道区放电时将编程通过电压升高。每当将沟道区放电时将施加至位线以对沟道区预充电的编程禁止电压升高。根据本专利技术的另一个方面的一种包括将单元串与相应位线耦合，所述单元串包括栅极与相应字线相耦合的存储单元；将包括存储单元之中的第三存储单元的第三单元串的沟道区放电，并且将其余单元串的沟道区预充电；将编程通过电压施加至未选择的字线；将具有第三电平的编程电压施加至所选择的字线，以使第三存储单元的阈值电压升高；将编程电压的电平从第三电平降低至第二电平，并且将包括存储单元之中的第二存储单元的第二单元串的沟道区放电，以使第二存储单元的阈值电压升高；并且将编程电压的电平从第二电平降低至第一电平，并且将包括存储单元之中的第一存储单元的第一单元串的沟道区放电，以使第一存储单元的阈值电压升高。在阻止单元串与位线的耦合的情况下，将与第二单元串或第一单元串相耦合的位线的位线电压的电平变为编程允许电平，以将第一单元串或第二单元串的沟道区放电。当将第二单元串的沟道区放电时，将位线分成多本文档来自技高网...

【技术保护点】
１．一种操作半导体存储器件的方法，包括：选择多个字线中的一个；将从第三电平逐渐下降至第一电平的编程电压施加至所选择的字线；并且每当改变所述编程电压的电平时将位线放电。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李珉圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR