本发明专利技术提供了具有给定厚度的位错密度低且位错密度分布实质上均匀的表面层的III-V族氮化物系半导体衬底、及其制造方法，以及使用这种衬底外延生长有III-V族氮化物系半导体层的III-V族氮化物系半导体。该半导体衬底制造方法是使III-V族氮化物系半导体晶体边在晶体生长界面产生凹凸边生长(工序I)，进行晶体生长以掩埋凹凸来使生长界面平坦化(工序II)，通过积累位错以减少全体的位错密度，进一步在平坦化的状态进行晶体生长，使位错在晶体中均匀分散的同时，形成自衬底上表面至少大于等于10μm的位错密度分布实质上均匀的层(工序III)。
【技术实现步骤摘要】
本专利技术涉及III-V族氮化物系半导体衬底及其制造方法和III-V族氮化物系半导体，更具体地涉及表面的位错密度分布均勻的低位错的III-V族氮化物系半导体衬底及其制造方法，和在该半导体衬底上外延生长有氮化物系半导体层的III-V族氮化物系半导体。
技术介绍
氮化镓(GaN)、氮化铟镓(InGaN)、氮化镓铝O^aAlN)等的III-V族氮化物系半导体材料，由于其禁带宽度充分大、带间跃迁为直接跃迁型，所以盛行研究对短波长发光元件的应用。并且，由于电子的饱和漂移速度快，能够利用采用异质结的二元载气等，所以也期待应用于电子元件上。构成这些元件的氮化物半导体层是采用有机金属气相生长法(MOVPE)、分子束气相生长法(MBE)、氢化物气相生长法(HVPE)等气相生长法，在底层衬底上通过进行外延生长而得到。但是，由于没有氮化物半导体层和晶格常数匹配的底层衬底，所以很难获得品质良好的生长层，导致得到的氮化物半导体层中含有许多晶格缺陷。晶格缺陷成为阻碍元件特性提高的因素，所以至今盛行进行降低氮化物半导体层中的晶格缺陷的研究。作为获得晶格缺陷较少的III族元素氮化物系晶体的方法，已知在蓝宝石等异质衬底上形成低温堆积缓冲层(缓冲层)，在其上形成外延生长层的方法。使用低温堆积缓冲层的晶体生长法中，首先在蓝宝石等衬底上在500°C左右堆积AlN或GaN，形成非晶态膜至含有一部分多晶的连续膜。通过将其升温至1000°C附近，使一部分蒸发或者结晶化，形成密度高的晶体核。将其作为生长核而得到结晶性较好的GaN膜。但是，即使使用形成低温堆积缓冲层的方法，所得衬底上也存在相当程度的贯通位错或空孔等晶格缺陷，要想获得目前期望的高性能元件则不够充分。鉴于上述情况，正在盛行研究使用GaN衬底作为晶体生长用衬底，并在其上形成构成元件部分的半导体多层膜的方法。本说明书中把晶体生长用GaN衬底叫做自支撑的 GaN衬底(GaN自支撑衬底)。作为得到GaN自支撑衬底的方法，已知有ELO技术(Epitaxial Lateral Overgrowth,外延横向生长，如参考 Appl. Phys. Lett. 71(18) 2638 (1997))。ELO 法是通过在底层衬底上形成具有开口部的掩膜并通过从开口部横向生长来得到位错少的GaN 层的技术。特开平11-251253号公报中提出了使用该ELO法在蓝宝石衬底上形成GaN层后， 通过刻蚀等去除蓝宝石衬底，得到GaN自支撑衬底的技术。作为进一步发展ELO法的方法，开发出了 FIELO法(小平面开始外延横向过生长(Facet-Initiated Epitaxial Lateral Overgrowth)如参考 A. Usui, et al. , Jpn. J. App 1. Phys. Vol. 36 (1997) pp. L899_L9(^)。FIELO法在使用硅掩膜进行选择性生长的方面与ELO法相同，不同点是在选择性生长时在掩膜开口部形成小平面。通过形成小平面，改变位错的扩散方向，减少到达外延生长层上面的贯通位错。如果采用FIELO法，如在蓝宝石等底层衬底上生长厚膜GaN层，然后去除底层衬底，则能够得到晶格缺陷较少的品质良好的 GaN自支撑衬底。还有，作为得到低位错的GaN自支撑衬底的方法，公开有DEEP法(采用具有逆向锥形坑的外延生长的位错消除法(Dislocation Elimination by theEpi-growth with Inverted-Pyramidal Pits):如参照 K. Motoki et al. ， Jpn. J. App 1. Phys. Vol. 40 (2001) pp. L140-L143、特开2003-165799号公报)。DEEP法是通过在GaAs衬底上使用图案化的氮化硅等掩膜生长GaN，在晶体表面有意地形成多个被小平面包围的坑，在所述坑底部积累位错，使其他区域得以低位错的方法。上述ELO法或DEEP法中，在晶体生长初期在晶体生长界面边产生小平面边生长晶体。在晶体生长中扩散的位错具有如果有小平面则会弯曲其进行方向的性质。就是利用该性质而使位错到达不了晶体表面，可以降低衬底表面的位错密度。还有，如果在晶体生长界面边产生被小平面包围的坑边生长晶体，则位错在坑底部高密度地积累。如果位错积累，则相互碰撞的位错消灭、或者形成位错环，还有望起到停止向表面进行的作用，能够进一步有效地减少位错密度。还有，在特开2003-178984号公报中记载了，作为位错密度低的III族氮化物系半导体衬底的制造方法，其是在于基材上设置有第一 III族氮化物系半导体层的底层衬底上或在由第一 III族氮化物系半导体构成的底层衬底上形成金属膜，在含有氢气或含氢化合物气体的气氛中对所述底层衬底进行热处理，在所述第一 III族氮化物系半导体层中形成空隙，在所述金属膜上形成第二 III族氮化物系半导体层的方法(VAS法)。用ELO法或DEEP法等在异质衬底上由HVPE法生长GaN膜，然后从底层衬底剥离 GaN层而获得的GaN衬底，通常在生长状态下，其上表面会出现坑或小丘等形态，并且下表面也如梨皮面般粗糙。因此，照其原样难以生长用于制作器件的外延层，通常是研磨加工衬底的上表面和下表面加工成镜面后，用于制作器件。
技术实现思路
首先，Si或GaAs等至今使用的半导体衬底，由于所谓其制造方法是从晶体块切出衬底，所以不会发生在衬底的上、下表面位错密度或其分布大不相同的问题。但是，由于GaN 自支撑衬底是把在异质衬底上厚厚地外延生长的晶体在生长后剥离来用作衬底，所以在晶体生长初期的异质外延生长界面附近无论如何也难以将其位错的发生抑制得低。因此，不得不在作为衬底的厚膜外延晶体生长中减少高密度产生的位错，最终在衬底表面实现低位错化。此种情况下，考虑了所述的ELO法、FIELO法、DEEP法等减少位错的方法。但是，由这种方法制作的GaN自支撑衬底虽然减少了位错密度，但衬底表面的位错密度分布很不均勻。尤其是往往在衬底表面看到一些位错密度局部高的区域。在晶体生长界面，如果以产生有小平面的原样存在凹凸的状态继续进行晶体生长，则早晚其表面形成位错密度的密集区域。所述的DEEP法是积极利用通过这种生长形态于位错密集区域之间形成的低位错区域的想法，但是如果采用该方法，则在得到位错密度非常低的区域的另一方面，将牺牲掉衬底表面全体的位错密度分布的均勻性。还有已知，如果通过采用如特开2003-178984号公报的、增加载气中的氢混合量、 或者在晶体生长中途变化晶体生长条件等方法，终止小平面生长，则晶体生长界面平坦化， 积累在所述坑底部的位错随着晶体生长的进行再次散布。但是，以往不考虑对衬底深度方向的位错密度分布就进行衬底的生长或研磨加工。因此，积累的位错不能完全散布，或者把难得的位错均勻分散的层通过衬底表面的研磨削掉，其结果，进行过镜面加工的衬底表面时常发生位错密度分布很不均勻的情况。如果衬底表面存在位错密度积累的区域，则会恶化在其区域上生长的器件特性。 例如，会产生降低激光二极管的输出，或者减少寿命等问题。因此，本专利技术就是鉴于上述情况而进行的，其目的在于提供具有给定厚度的低位错密度且位错密度分布实质上均勻的表面层的III-本文档来自技高网...
【技术保护点】
１．一种ＩＩＩ－Ｖ族氮化物系半导体衬底，其是由ＩＩＩ－Ｖ族氮化物系半导体晶体构成的自支撑的ＩＩＩ－Ｖ族氮化物系半导体衬底，其特征在于，所述ＩＩＩ－Ｖ族氮化物系半导体晶体的至少衬底上表面的位错密度分布实质上均匀，所述衬底上表面的平均位错密度小于等于５×１０６ｃｍ－２，该位错密度分布实质上均匀是指，从所述衬底上表面到１０μｍ深度的与所述衬底上表面平行的任意截面的任意处的４００μｍ２的面积的位错线数小于４００。
【技术特征摘要】
2004.08.10 JP 2004-2337011.一种III-V族氮化物系半导体衬底，其是由III-V族氮化物系半导体晶体构成的自支撑的III-V族氮化物系半导体衬底，其特征在于，所述III-V族氮化物系半导体晶体的至少衬底上表面的位错密度分布实质上均勻，所述衬底上表面的平均位错密度小于等于 5 X IO6Cm-2,该位错密度分布实质上均勻是指，从所述衬底上表面到10 μ m深度的与所述衬底上表面平行的任意截面的任意处的400 μ m2的面积的位错线数小于400。2.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面的平均位错密度小于衬底下表面的平均位错密度。3.如权利要求2所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面的位错密度波动度范围等于或小于所述衬底下表面的位错密度波动度范围。4.如权利要求1或2所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面实施了研磨加工。5.如权利要求1或2所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底的下表...
【专利技术属性】
技术研发人员：柴田真佐知，
申请(专利权)人：日立电线株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。