本发明专利技术提供一种图形衬底和LED芯片，该图形衬底包括基本衬底和形成在基本衬底上的阵列形式排列的图形凸起，图形衬底还包括图形凸起掩膜，图形凸起掩膜至少覆盖图形凸起的顶部。该LED芯片包括外延层、透明导电层和连接电极，该LED芯片还包括本发明专利技术提供的图形衬底，外延层和透明导电层依次生长在图形衬底上。本发明专利技术提供的图形衬底和LED芯片，通过图形凸起掩膜的设置，增大横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。
【技术实现步骤摘要】
本专利技术涉及LED芯片结构
，尤其涉及一种图形衬底和LED芯片。
技术介绍
随着半导体照明技术的发展，发光二极管(Light Emitting Diode，简称LED)的白光流明效率也得到了很大地提高。半导体固体LED光源的光是由固体材料本身产生的，这些材料的折射率η都大于 2，远大于空气或自由空间的折射率(n = 1)。因此，LED光源从光出射的角度来看，主要存在以下三种损耗一、由于界面处折射率不匹配导致的反射(Fresnel loss)和沿界面损耗波的存在所造成的界面损耗；二、媒质内的全反射当一束光从光密媒质向光疏媒质射入时，如果入射角大于临界角，就会在界面处发生全反射。假设光密媒质的折射率是n2，光疏媒质的折射率是Ii1，则临界角Θ。定义为e。= arcsin(ni/n2)。由于全反射的存在，只有限于一出射圆锥体(该圆锥体的立体角是2 π (1-cos θ。))范围内的光能够从光密媒质传播到光疏媒质，出光率等于(l-c0Se。)/2，或者近似为θ。2/4，或者更简单地近似为(Ii1Ai2) 74，该近似算法在Θ。很小时成立。三、媒质吸收如果传播媒质存在不等于零的吸收系数α，则光强会随着在媒质中的传播距离成指数衰减，衰减函数为exp (-at)。在以氮化镓(GaN)为基础的可见光LED光源中，发光介质InGaN的折射率因不同铟组分会有不同，但都大于2. 46。这就意味着在InGaN中产生的光只有一小部分能从光密媒质中射出。对于一个薄膜氮化镓(GaN)可见光LED，光线有两个出射锥体。这就相当于在 hGaN中所产生的光中大约只有8%能出射。针对由于全反射所造成的低出光效率，现有技术提出几种改进方法，如表面粗化，通过降低全反射来降低光损耗，LED芯片倒角，通过增加出光锥来提高出光率，以及光子晶体，针对特定波长增强光自发辐射率和光出射。在产业化环境中，图形衬底和透明电极铟锡氧化物andium-Tin Oxide，简称ΙΤ0)膜也都是常见的提升 LED 出光效率(Light Extraction Efficiency，简称 LEE)的方法。图形衬底与表面粗化类似，通过粗化光学界面，增强光漫散射，弱化全内反射对LEE的制约。图形衬底不但能够提升LEE，也能增加内量子效率(Internal Quantum Efficiency，简称IQE)，图形衬底是高效率LED不可或缺的关键技术，但是在实际使用中， 现有图形衬底技术有着较大的局限性。现有技术中的图形衬底主要有两种形式，图IA为现有技术的一种图形衬底剖面结构示意图，图IB为现有技术的另一种图形衬底剖面结构示意图，如图IA和图IB所示，图形衬底包括基本衬底10和形成在基本衬底10表面的图形凸起101。图IA所示的图形衬底的图形凸起101的横截面的形状为三角形，图IB所示的图形衬底的图形凸起101的横截面的形状为截顶三角形或梯形。图形衬底对外延质量的提高主要是基于其在外延早期引入的加强横向外延效果。 对此，可以作这样的理解穿透位错倾向于沿生长速度最快的方向生长。如果垂直生长速度远大于横向生长速度，则穿透位错大体上垂直外延层表面向上穿透。这是非常不利的，穿透位错如果穿过发光层，会直接引入非辐射发光中心，从而降低发光效率。反之，如果横向生长速度远大于垂直生长速度，则穿透位错会被弯曲到朝水平方向穿透。位错的横向穿透对提高器件的发光效率是非常有利的，主要表现在以下三个方面一、某部分位横向位错线可能释放外延层和衬底间的应力。二、这将大大增加了位错间相遇的几率，使得位错反应成为可能，一些博格斯矢量大小相等符号相反的位错可能成对湮灭，从而整体上起到降低位错密度的作用。三、一些位错可能获得机会终止在图形凸起方向上的外延层-衬底界面上。图2A为在图IA所示的图形衬底上进行外延生长时穿透位错的分布示意图。如图 2A所示，缓冲层21和外延层20形成在基本衬底10和图形凸起101上。图形凸起101的侧壁一般是由高密勒指数面构成，所以不太可能发生沿侧壁方向的外延生长。这样就可能在图形凸起101周边形成了横向外延区222，部分位错在横向外延区222中获得弯曲甚至湮灭形成终止于外延层内部的位错环231。大部分位错成为穿透位错232。由于横向外延区 222很小，因此对晶体质量的提高帮助有限。图2B为在图IB所示的图形衬底上进行外延生长时穿透位错的分布示意图。如图 2B所示，横向外延区222变得更小，对晶体质量的提高帮助更少。并且，由于图形凸起101 上表面也提供了一个额外的外延表面，在上下外延层相交时，有可能引入新的缺陷如小角晶界233等。
技术实现思路
本专利技术提供一种图形衬底和LED芯片，以增大横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。本专利技术提供一种图形衬底，包括基本衬底和形成在所述基本衬底上的阵列形式排列的图形凸起，还包括图形凸起掩膜，所述图形凸起掩膜至少覆盖所述图形凸起的顶部。如上所述的图形衬底，其中，所述图形凸起掩膜的材料为二氧化硅和二氧化钛交替沉积形成的混合物、二氧化硅、氮化硅或二氧化钛。如上所述的图形衬底，其中，所述图形凸起掩膜的厚度为100-2000纳米。如上所述的图形衬底，其中，所述图形凸起的顶部宽度不大于所述图形凸起的底部宽度，并且所述图形凸起的底部宽度为1-10微米，所述图形凸起之间的间距为2-5微米，所述图形凸起的高度为1-3 微米。如上所述的图形衬底，其中，所述图形凸起的横截面的形状为梯形或三角形。如上所述的图形衬底，其中，所述图形衬底的外表面形成有纳米凸起和纳米凹陷。如上所述的图形衬底，其中，所述纳米凸起和所述纳米凹陷的横向尺寸均为30-100纳米，纵向尺寸均为 50-200 纳米。如上所述的图形衬底，其中，所述基本衬底的材料为蓝宝石、碳化硅、硅、砷化镓、氮化镓、氮化铝或尖晶石，所述图形凸起的材料与所述基本衬底的材料相同，所述图形凸起的材料与所述图形凸起掩膜的材料不同。如上所述的图形衬底，其中，所述图形凸起的材料与所述图形凸起掩膜的材料相同，所述图形凸起掩膜的材料与所述基本衬底的材料不同。本专利技术提供一种LED芯片，包括外延层、透明导电层和连接电极，还包括本专利技术提供的图形衬底；所述外延层和透明导电层依次生长在所述图形衬底上。如上所述的LED芯片，其中，所述外延层包括依次生长在所述图形衬底上的N型导电层、发光层和P型导电层；所述外延层上形成有至少一个外延层平台，所述外延层平台的底面露出所述N型导电层；所述连接电极包括N型电极和P型电极，所述N型电极与所述N型导电层相连通， 所述P型电极与所述透明导电层相连通。如上所述的LED芯片，其中，所述透明导电层表面形成有阵列形式排列的透明导电层凸起。本专利技术提供的图形衬底和LED芯片，通过图形凸起掩膜的设置，在该图形衬底上生长的外延层可以通过横向外延的方式覆盖图形凸起掩膜，穿透位错会弯曲到朝向水平方向穿透，增大了横向外延区，提高LED芯片的发光效率，从而改善LED芯片的光电性能。附图说明图1A为现有技术的一种图形衬底剖面结构示意图；图1B为现有技术的另一种图形衬底剖面结构示意图；图2A为在图IA所示的图形衬底上进行外延生长时穿透位错的分布示意图；图2B为在图IB所示的图形衬底上进行外延生长时本文档来自技高网...
【技术保护点】
１．一种图形衬底，包括基本衬底和形成在所述基本衬底上的阵列形式排列的图形凸起，其特征在于，还包括：图形凸起掩膜，所述图形凸起掩膜至少覆盖所述图形凸起的顶部。
【技术特征摘要】
1.一种图形衬底，包括基本衬底和形成在所述基本衬底上的阵列形式排列的图形凸起，其特征在于，还包括图形凸起掩膜，所述图形凸起掩膜至少覆盖所述图形凸起的顶部。2.根据权利要求1所述的图形衬底，其特征在于所述图形凸起掩膜的材料为二氧化硅和二氧化钛交替沉积形成的混合物、二氧化硅、 氮化硅或二氧化钛。3.根据权利要求1或2所述的图形衬底，其特征在于 所述图形凸起掩膜的厚度为100-2000纳米。4.根据权利要求1所述的图形衬底，其特征在于所述图形凸起的顶部宽度不大于所述图形凸起的底部宽度，并且所述图形凸起的底部宽度为1-10微米，所述图形凸起之间的间距为2-5微米，所述图形凸起的高度为1-3微米。5.根据权利要求1或2所述的图形衬底，其特征在于 所述图形凸起的横截面的形状为梯形或三角形。6.根据权利要求4所述的图形衬底，其特征在于 所述图形衬底的外表面形成有纳米凸起和纳米凹陷。7.根据权利要求6所述的图形衬底，其特征在于所述纳米凸起和所述纳米凹陷的横向尺寸均为30-100纳米，纵向尺寸均为50-200纳米。8.根...
【专利技术属性】
技术研发人员：张剑平，闫春辉，郭文平，
申请(专利权)人：亚威朗光电中国有限公司，
类型：发明
国别省市：33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。