半导体存储器件制造技术

本发明专利技术公开了一种具有开放位线结构的半导体存储器件，包括正常存储单元模块、参考存储单元模块和读出放大器。所述正常存储单元模块包含多个正常存储单元和与所述正常存储单元相连接的驱动位线。所述参考存储单元模块包括与参考单元电容器相连接的参考位线。所述读出放大器被配置为将所述驱动位线和所述参考位线的电压电平读出并放大。

【技术实现步骤摘要】

本专利技术的示例实施例涉及半导体设计技术，具体地说涉及具有开放位线结构的半导体存储器件。
技术介绍
一般而言，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)的半导体存储器件包括大量的存储单元。随着半导体存储器件的集成度以指数方式提高，存储单元的数目也在增加。这种存储单元有规则地排列以构成存储单元阵列，该存储单元阵列排列为形成存储单元模块。可以将半导体存储器件的存储单元结构主要分类为折叠位线结构和开放位线结构。下面描述折叠位线结构与开放位线结构之间的差别。具有折叠位线结构的半导体存储器件包括被配置为驱动数据的位线(下文称为驱动位线)和被配置为在放大操作期间作为参考线的位线(下文称为参考位线)，这两种位线都设置在相同的存储单元模块中，所述存储单元模块耦合到设置在所述半导体存储器件的核心区域中的位线读出放大器。因此，驱动位线和参考位线经受相互抵消的相同的噪声。 折叠位线结构的这种抵消保证了对噪声具有健壮性的稳定操作。另一方面，具有开放位线结构的半导体存储器件包括设置在不同的存储单元模块中的驱动位线和参考位线。因此， 发生在驱动位线中的噪声与发生在参考位线中的噪声不同，使得开放位线结构易受噪声影响。在折叠位线结构的情况下，单位存储单元结构具有8F2设计，而在开放位线结构的情况下，单位存储单元结构具有6F2设计。单位存储单元结构是影响半导体存储器件尺寸的一个因素。因此，假设数据储存容量相同，与具有折叠位线结构的半导体存储器件相比，具有开放位线结构的半导体存储器件可以在更小的空间中进行设计。图1是具有现有的折叠位线结构的半导体存储器件的电路图。参见图1，具有折叠位线结构的半导体存储器件包括第一存储单元模块110、第二存储单元模块120和读出放大器130。第一存储单元模块110和第二存储单元模块120每个都包括储存数据的多个存储单元阵列。第一存储单元模块Iio设置有第一位线BLTl和第一取反位线(bit-bar line) BLBl，第二存储单元模块120设置有第二位线BLT2和第二取反位线BLB2。读出放大器130响应于第一位线分离信号BISH和第二位线分离信号BISL来读出并放大第一位线BLTl以及第一取反位线BLBl的电压电平或第二位线BLT2以及第二取反位线BLB2的电压电平。读出放大器130包括多个晶体管，被配置为响应于第一位线分离信号BISH以及第二位线分离信号BISL而导通；和锁存型读出放大电路，被配置为执行读出放大操作。如上所述，具有折叠位线结构的半导体存储器件包括设置在相同的存储单元模块中的驱动位线和参考位线。例如，当第一位线分离信号BISH被激活为逻辑高电平并且第二位线分离信号BISL被去激活为逻辑低电平时，根据激活的字线WL，将数据传送至第一位线BLTl或第一取反位线BLBl。在此情况下，传送数据所使用的位线作为驱动位线，并且该位线的互补位线作为参考位线。读出放大器130的读出放大电路将通过第一位线BLTl或第一取反位线BLBl传送的数据读出，并将所读出的数据放大至与上拉电压RTO或下拉电压 SB相对应的电压电平，上拉电压RTO和下拉电压SB作为电源电压施加至读出放大电路。图2是具有现有的开放位线结构的半导体存储器件的电路图。参看图2，具有开放位线结构的半导体存储器件包括第一存储单元模块210、第二存储单元模块220和读出放大器230。第一存储单元模块210和第二存储单元模块220的每个包括储存数据的多个存储单元阵列。第一存储单元模块210设置有第一位线BLT1，第二存储单元模块220设置有第一取反位线BLB1。读出放大器230将第一位线BLTl和第一取反位线BLBl的电压电平读出并放大，并且具有与图1的读出放大电路基本相同的结构。如上所述，具有开放位线结构的半导体存储器件包括设置在一个存储单元模块中的驱动位线和设置在另一个存储单元模块中的参考位线。例如，在将数据驱动至第一位线BLTl时，设置在第二存储单元模块220中的第一取反位线BLBl作为参考位线。相反，在将数据驱动至第一取反位线BLBl时，设置在第一存储单元模块210中的第一位线BLTl作为参考位线。因此，具有开放位线结构的半导体存储器件不需要额外的晶体管来将读出放大器 230与第一存储单元模块210以及第二存储单元模块220分隔开。相应地，读出放大器230 只须根据激活的字线WL来读出并放大第一位线BLTl和第一取反位线BLBl的电压电平。图3表示了具有开放位线结构的半导体存储器件的一部分。参见图3，半导体存储器件包括第一存储单元模块310 ；多个驱动器320，被配置为将设置在第一存储单元模块310中的字线WL激活；第二存储单元模块330 ；多个第二驱动器340，被配置为将设置在第二存储单元模块330中的字线WL激活；以及设置在存储单元模块之间的第一组读出放大器350和第二组读出放大器360。尽管图3未图示，但在第二存储单元模块330之下设置有具有与第一存储单元模块310基本相同的结构的第三存储单元模块。如图3所示，第一存储单元模块310和第二存储单元模块330共享第一组读出放大器350。更具体地，属于第一组读出放大器350的每个读出放大器可以将通过第一存储单元模块310与第二存储单元模块330的位线以及取反位线传送的数据读出并放大。同样地，第二存储单元模块330和第三存储单元模块(未示出)共享第二组读出放大器360，第二组读出放大器360将通过相应的位线传送的数据读出并放大。为了方便起见，下面仅更详细地描述设置在第一存储单元模块310与第二存储单元模块330之间的第一组读出放大器350的操作。例如，当执行操作以向设置在第一存储单元模块310中并与属于第一组读出放大器350的读出放大器中的一个相连接的位线A传送数据时，设置在第二存储单元模块330 中并与属于第一组读出放大器350的相同的读出放大器相连接的位线B作为参考位线。在此情况下，控制第二存储单元模块330的字线WL的第二驱动器340将所有的相应的字线WL 去激活。因此，只有位线B自身的电容影响作为参考位线的位线B的电压电平。随后，属于第一组读出放大器350的读出放大器读出并放大通过位线A传送的数据并读出并放大位线 B的电压电平。当位线A作为参考位线时，以类似方式执行这种读出和放大操作。因此，期望设置在第一存储单元模块310中的位线A和设置在第二存储单元模块330中的位线B在它们作为参考位线时具有相同的电容。因此，两条位线的长度应彼此大致相等。与此同时，假设第一存储单元模块310设置在多个存储单元模块的边缘，则不使用第一存储单元模块310中存储单元的不与第一组读出放大器350相连接的位线。此外，随着存储单元阵列的尺寸的增加，第一存储单元模块310中未使用的位线的长度也增加。因此，这种未使用的位线导致半导体存储器件的裸片净损失的增加。
技术实现思路
本专利技术的示例实施例涉及一种能够通过使用参考单元电容器来增加影响参考位线的电容的半导体存储器件。根据本专利技术的实施例，一种具有开放位线结构的半导体存储器件包括正常存储单元模块，包括多个正常存储单元和与所述正常存储单元相连接的驱动位线；参考存储单元模块，包括与参考单元电容器相连接的参考位线；以及读出放大器，被配置为将所述本文档来自技高网...

【技术保护点】
１．一种具有开放位线结构的半导体存储器件，包括：正常存储单元模块，所述正常存储单元模块包括多个正常存储单元和与所述正常存储单元相连接的驱动位线；参考存储单元模块，所述参考存储单元模块包括与参考单元电容器相连接的参考位线；以及读出放大器，所述读出放大器被配置为将所述驱动位线以及所述参考位线的电压电平读出并放大。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金昇鲁，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]