具有共享公共参考的多个比特的灵敏放大器制造技术

一种存储器电路包括灵敏放大器（１０），其中将单个参考信号（ＯＵＴＲＥＦ）与来自两个存储器单元的两个数据信号（ＯＵＴ１和ＯＵＴ２）比较。该参考信号（ＯＵＴＲＥＦ）生成自处于相反逻辑状态的存储器单元的组合。此外，数据信号电容与参考信号电容匹配。通过减少的但是匹配的电容，可以实现高速度和高灵敏度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及灵敏放大器，并且更具体地，涉及一种多个比特 共享公共参考的灵敏放大器。
技术介绍
.感测具有至少两个不同电阻状态的存储器(诸如磁电阻(magneto-resistive ) RAM ( MRAM))的状态，需要将平均信号(由 参考高比特和参考低比特形成)与比特单元信号比较。该比较导致一 个数据输出。典型地，MRAM模块的每个数据输出需要一对参考列(一个用于参考高比特，另一个用于参考低比特)。针对每个数据输 出使用一对参考列增加了存储器面积。而且，每对参考列消耗功率， 因此增加了 MRAM模块的功耗。因此，需要一种多个比特共享公共参考的灵敏放大器。附图说明通过参考附图，可以更好地理解本专利技术，并且通过参考附图，其 许多目的、特征和优点对于本领域的技术人员是显而易见的。图1是根据本专利技术的一个实施例的具有示例性电压参考电路的 示例性灵敏放大器的示意图2是根据本专利技术的 一个实施例的图1的灵敏放大器的示例性增 益级的示意图3是根据本专利技术的一个实施例的具有示例性电压参考电路的 示例性灵敏放大器的示意图4是根据本专利技术的一个实施例的具有示例性电压参考电路的 示例性灵敏放大器的示意图；图5是根据本专利技术的一个实施例的具有示例性电压参考电路的 示例性灵敏放大器的示意图6是根据本专利技术的一个实施例的具有示例性电压参考电路的 示例性灵敏放大器的示意图。本领域的技术人员应认识到，出于简化和清楚的目的示出了图中 的元件，并且没有必要依比例绘制。例如，图中的某些元件的尺寸可 以相对于其他元件放大，以助于改善对本专利技术的实施例的理解。具体实施例方式下文阐述了用于实行本专利技术的模式的详细描述。该描述说明了本 专利技术并且不应被当作限制。作为非限制性示例，存储器电路包括灵敏放大器，其中将单个参 考信号与来自两个存储器单元的两个数据信号比较。该参考信号生成 自处于相反逻辑状态的存储器单元的组合。此外，数据信号电容与参 考信号电容匹配。通过匹配的电容，可以实现高速度和高灵敏度。在一个方面，提供了一种包括参考电压电路的存储器电路。该参 考电压电路可以包括第一晶体管，该第一晶体管具有耦合到第一电源 端子的第一电流电极、用于接收第一偏置电压的控制电极、和笫二电 流电极，其中第一晶体管具有第一传导类型。该参考电压电路可以进 一步包括第二晶体管，该第二晶体管具有耦合到第一晶体管的第二电 流电极的第一电流电极、用于接收第二偏置电压的控制电极、和第二 电流电极，其中第二晶体管具有第二传导类型。该参考电压电路可以 进一步包括第三晶体管，该第三晶体管具有耦合到第一晶体管的第二 电流电极的第一电流电极、用于接收第二偏置电压的控制电极、和第 二电流电极，其中第三晶体管具有第二传导类型。该参考电压电路可 以进一步包括第一参考存储器单元，该第一参考存储器单元具有耦合 到第二晶体管的第二电流电极的第一端子和耦合到第二电源端子的 第二端子，其中该第一参考存储器单元被编程为第一逻辑状态。该参 考电压电路可以进一步包括第二参考存储器单元，该第二参考存储器单元具有耦合到第三晶体管的第二电流电极的第一端子和耦合到第 二电源端子的第二端子，其中该第二参考存储器单元被编程为第二逻 辑状态。除了该参考电压电路之外，该存储器电路还可以进一步包括第四 晶体管，该第四晶体管具有耦合到笫一电源端子的第一电流电极、用 于接收第一偏置电压的控制电极、和第二电流电极，其中该第四晶体 管具有第一传导类型。该存储器电路可以进一步包括第五晶体管，该 第五晶体管具有耦合到第四晶体管的第二电流电极的第一电流电极、 用于接收第二偏置电压的控制电极、和第二电流电极，其中该第五晶 体管具有第二传导类型。该存储器电路可以进一步包括第一存储器单 元，该第 一存储器单元具有耦合到第五晶体管的第二电流电极的第一 端子和耦合到第二电源端子的第二端子。该存储器电路可以进一步包 括第六晶体管，该第六晶体管具有耦合到第一电源端子的第一电流电极、用于接收第一偏置电压的栅极电极、和第二电流电极，其中该第 六晶体管具有第一传导类型。该存储器电路可以进一步包括第七晶体 管，该第七晶体管具有耦合到第六晶体管的第二电流电极的第一电流 电极、用于接收第二偏置电压的控制电极、和第二电流电极，其中该 第七晶体管具有第二传导类型。该存储器电路可以进一步包括第二存 储器单元，该第二存储器单元具有耦合到第七晶体管的第二电流电极 的第一端子和耦合到第二电源端子的第二端子。该存储器电路可以进 一步包括第一比较器，该第一比较器具有耦合到第一晶体管的第二电 流电极的第一输入、耦合到第四晶体管的第二电流电极的第二输入、 和用于提供表示第一存储器单元的逻辑状态的信号的输出。该存储器 电路可以进一步包括第二比较器，该第二比较器具有耦合到第一晶体 管的笫二电流电极的第一输入、耦合到第六晶体管的第二电流电极的 第二输入、和用于提供表示第二存储器单元的逻辑状态的信号的输出。在另一方面，提供了一种包括参考电压电路的存储器电路。该参 考电压电路可以包括第一晶体管，该第一晶体管具有耦合到第一电源端子的第一电流电极和耦合在一起的控制电极和第二电流电极，其中 该笫一晶体管具有第一传导类型。该参考电压电路可以进一步包括第二晶体管，该第二晶体管具有耦合到第一电源端子的第一电流电极、 耦合到第一晶体管的控制电极的控制电极、和第二电流电极，其中第 二晶体管具有第一传导类型。该参考电压电路可以进一步包括第三晶 体管，该第三晶体管具有耦合到第一晶体管的第二电流电极的第一电 流电极、用于接收第一偏置电压的控制电极、和第二电流电极，其中 该第三晶体管具有第二传导类型。该参考电压电路可以进一步包括第 四晶体管，该第四晶体管具有耦合到第二晶体管的第二电流电极的第 一电流电极、用于接收第一偏置电压的控制电极、和耦合到第三晶体 管的第二电流电极的第二电流电极，其中该第四晶体管具有第二传导 类型。该参考电压电路可以进一步包括第一参考存储器单元，该第一 参考存储器单元具有耦合到第三晶体管的第二电流电极的第一端子 和耦合到第二电源端子的第二端子，其中该第 一参考存储器单元被编 程为第 一逻辑状态。该参考电压电路可以进一步包括第二参考存储器 单元，该第二参考存储器单元具有耦合到第三晶体管的第二电流电极 的第一端子和耦合到第二电源端子的第二端子，其中该第二参考存储 器单元被编程为第二逻辑状态。除了该参考电压电路，该存储器电路还可以进一步包括第五晶体 管，该第五晶体管具有耦合到第一电源端子的第一电流电极、耦合到 第一晶体管的控制电极的控制电极、和第二电流电极，其中第五晶体 管具有第一传导类型。该存储器电路可以进一步包括第六晶体管，该 第六晶体管具有耦合到第五晶体管的第二电流电极的第一电流电极、 用于接收第一偏置电压的控制电极、和第二电流电极，其中该第六晶 体管具有第二传导类型。该存储器电路可以进一步包括第一存储器单 元，该第一存储器单元具有耦合到第六晶体管的第二电流电极的第一 端子和耦合到第二电源端子的第二端子。该存储器电路可以进一步包 括第七晶体管，该第七晶体管具有耦合到第一电源端子的第一电流电 极、耦合到第一晶体管的控制电极的控制电极，和第二电流电极，其中该第七晶体管具有第一传导类型。该存储器本文档来自技高网...

【技术保护点】
一种存储器电路，包括：　参考电压电路，所述参考电压电路包括：　第一晶体管，其具有耦合到第一电源端子的第一电流电极、用于接收第一偏置电压的控制电极、和第二电流电极，其中所述第一晶体管具有第一传导类型；　第二晶体管，其具有耦合 到所述第一晶体管的所述第二电流电极的第一电流电极、用于接收第二偏置电压的控制电极、和第二电流电极，其中所述第二晶体管具有第二传导类型；　第三晶体管，其具有耦合到所述第一晶体管的所述第二电流电极的第一电流电极、用于接收所述第二偏置电压的 控制电极、和第二电流电极，其中所述第三晶体管具有所述第二传导类型；　第一参考存储器单元，其具有耦合到所述第二晶体管的所述第二电流电极的第一端子和耦合到第二电源端子的第二端子，其中所述第一参考存储器单元被编程为第一逻辑状态：和　第 二参考存储器单元，其具有耦合到所述第三晶体管的所述第二电流电极的第一端子和耦合到所述第二电源端子的第二端子，其中所述第二参考存储器单元被编程为第二逻辑状态；　第四晶体管，其具有耦合到所述第一电源端子的第一电流电极、用于接收所述第一偏置 电压的控制电极、和第二电流电极，其中所述第四晶体管具有所述第一传导类型；　第五晶体管，其具有耦合到所述第四晶体管的所述第二电流电极的第一电流电极、用于接收所述第二偏置电压的控制电极、和第二电流电极，其中所述第五晶体管具有第二传导类型； 　第一存储器单元，其具有耦合到所述第五晶体管的所述第二电流电极的第一端子和耦合到所述第二电源端子的第二端子；　第六晶体管，其具有耦合到所述第一电源端子的第一电流电极、用于接收所述第一偏置电压的控制电极、和第二电流电极，其中所述第 六晶体管具有所述第一传导类型；　第七晶体管，其具有耦合到所述第六晶体管的所述第二电流电极的第一电流电极、用于接收所述第二偏置电压的控制电极、和第二电流电极，其中所述第七晶体管具有所述第二传导类型；　第二存储器单元，其具有耦合到所 述第七晶体管的所述第二电流电极的第一端子和耦合到所述第二电源端子的第二端子；　第一比较器，其具有耦合到所述第一晶体管的所述第二电流电极的第一输入、耦合到所述第四晶体管的所述第二电流电极的第二输入、和与表示所述第一存储器单元的逻辑状态的 信号对应的输出；和　第二比较器，其具有耦合到所述第一晶体管的所述第二电流电极的第一输入、耦合到所述第六晶体管的所述第二电流电极...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：TW安德，BJ佳尼，JJ纳哈斯，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：US[美国]