一种半导体组件的承载基座，应用于一主电路板，包括：一载板及多个电性连接结构。其中，载板是依据半导体组件的一封装规格来钻设多个贯穿孔。而该些电性连接结构是分别设在每一贯穿孔，并且每一电性连接结构包括：一金属层、一顶针及一绝缘层。金属层是电镀于贯穿孔的内壁，顶针则是设置于贯穿孔中，而绝缘层则是设于顶针的外缘及金属层之间，用来固定顶针，让顶针的两端得以凸出于载板并且分别电性接触半导体组件及主电路板。藉此，让每个电性连接结构在传输信号时得以保持固定阻抗，提升信号质量。
Bearing base of semiconductor component and its electrical connection structure and manufacturing method thereof
The utility model relates to a loading base of a semiconductor component, which is applied to a main circuit board, comprising a carrier plate and a plurality of electrical connecting structures. Wherein, the carrier plate is provided with a plurality of through holes according to a package specification of the semiconductor component. The electrical connection structures are respectively arranged at each consistent perforation, and each electrical connection structure comprises a metal layer, a thimble and an insulating layer. The metal layer is plated on the inner wall of the through hole, the thimble is arranged in the through hole, and an insulating layer is arranged between the outer thimble and a metal layer for fixing the thimble, the thimble is protruding from the ends to the carrier plate and are respectively electrically contact with the semiconductor component and the main circuit board. Therefore, each electrical connection structure can maintain a fixed impedance when transmitting the signal, thereby improving the quality of the signal.
【技术实现步骤摘要】
本专利技术涉及一种半导体组件的承载基座，特别是指一种用来承载半导体组件，并 且传输半导体组件与一主电路板之间信号的承载基座及其使用的电性连接结构与其制造 方法。
技术介绍
在半导体组件的生产过程中，半导体组件的测试验证结果是用来判断质量及良率 的重要依据。目前半导体组件的测试系统通常是搭载一测试板，以用来承载半导体组件而 进行测试。而在测试时，为了能够让半导体组件与测试板方便地进行电性连结与电性脱离， 目前的设计便是在测试板上搭载一承载基座，而由承载基座来承载半导体组件。请参考图1，为公知技术半导体组件的承载基座的立体示意图。如图1所示，承载 基座8在应用上是设置于一测试电路板7，并且包含一凹设有一凹槽801的载板80及多个 顶针81。其中，在载板80的凹槽801部分是进一步依据一半导体组件9的一封装规格来 钻设有多个贯穿孔，以分别以一对一方式来插设该些顶针81。于是，当载板80承载对应的 封装规格的半导体组件9时，便能够通过顶针81来传输测试电路板7及半导体组件9之间 的信号。而如图1所示，载板80是例如用来承载一球栅数组封装规格(Ball Grid Array, BGA)的半导体组件9。此外，请同时参考图1A，为图IA部分的剖视放大图。其是针对载板80与其中的一 顶针81在结构部分的剖视态样。图IA可以清楚看出，在载板80上所钻设的贯穿孔是直接 插设顶针81，以让顶针81是形成单芯线的态样。而也就因此，由于顶针81周围并无任何 接地或屏蔽设计，使得载板80中相邻的顶针81之间所形成的传输介质无法具有固定阻抗 (一般所谓的特性阻抗(Characteristic Impedance))，容易在进行阻抗匹配时因传输介质 的阻抗发生改变，造成信号在传输时发生反射的现象，进而影响整个信号的质量。
技术实现思路
有鉴于此，本专利技术所要解决的技术问题在于，在承载基座中，增加经改良设计过的 电性连接结构来进行半导体组件及主电路板之间的信号传输，让用来传输信号的各个电性 连接结构能够保持固定阻抗，使信号在传输时不会有信号反射的问题。根据本专利技术所提出的一方案，提供一种电性连接结构，是设于一载板上所钻设的 一贯穿孔，该载板是设置在一主电路板，并且用来承载一半导体组件，而电性连接结构包 括一金属层、一顶针及一绝缘层。其中，金属层是电镀于贯穿孔的内壁，顶针则是设置于贯 穿孔中，而绝缘层则是设于顶针的外缘及金属层之间，用来固定顶针，让顶针的两端得以凸 出于载板并且分别电性接触半导体组件及主电路板。根据本专利技术所提出的另一方案，提供一种半导体组件的承载基座，是应用于一主 电路板，而承载基座包括一载板及多个前述方案的电性连接结构。其中，载板是依据半导 体组件的一封装规格来钻设多个贯穿孔，并将该些电性连接结构分别设于每一贯穿孔。根据本专利技术所提出的再一方案，提供一种半导体组件的承载基座的制造方法，其 步骤包括首先，提供一载板，并且依据半导体组件的一封装规格来钻设多个贯穿孔于载板 上，接着电镀一金属层于该些贯穿孔的内壁，进而填满一胶体于贯穿孔，并且干燥硬化以形 成一绝缘层。最后，进一步在每一贯穿孔的绝缘层中钻设一顶针穿孔，并插设一顶针于每一 顶针穿孔。藉此，本专利技术所能达到的功效在于，当本专利技术的承载基座应用于一主电路板时，主 电路板及承载基座所承载的半导体组件之间的所相互传输的信号能够具有较高的质量。进 而当应用于测试环境时，能让测试结果更为精确，并且减少使用者测试时所需考虑的变量。以上的概述与接下来的详细说明及附图，皆是为了能进一步说明本专利技术为达成预 定目的所采取的方式、手段及功效。而有关本专利技术的其它目的及优点，将在后续的说明及附 图中加以阐述。附图说明图1是公知技术半导体组件的承载基座的立体示意图IA是图1的A部分剖视放大图2是本专利技术半导体组件的承载基座的实施例立体示意图2A是图2的B部分放大图3A是本专利技术的承载基座所使用的电性连接结构的实施例剖视示意图图3B是本专利技术的承载基座所使用的电性连接结构的实施例俯视示意图图4是本专利技术的半导体组件的承载基座的应用实施例俯视示意图；及图5是本专利技术半导体组件的承载基座的制造方法实施例流程图。符号说明7测试电路板8承载基座80载板801凹槽81顶针9半导体组件1承载基座10，10，载板IOa垫圈结构100凹槽101第一共享接点102第二共享接点103屏蔽接地点104接触点105被动组件11电性连接结构111金属层112顶针113绝缘层12屏蔽盖体2主电路板20基座设置区域200信号接点201数字信号参考接地点202模拟信号参考接地点203电源接地点3半导体组件S501至S513流程图步骤说明具体实施例方式由于信号传输路径实际上是会等效成一个电阻，其阻值大小为电压与电流的比值(V/I)，而此一等效电阻即称的为传输路径的特性阻抗。简单来说，在无限长的传输路径上 各处的电压与电流的比值即是定义为传输路径的特性阻抗。本专利技术即是针对半导体组件的 承载基座，将其中用来传输半导体组件与一主电路板之间信号的传输路径设计能够维持在 一固定阻抗，使得信号在传输时能具有较佳的质量。请同时参考图2、图2A及图A、B，为本专利技术半导体组件的承载基座的实施例立体示 意图、该立体示意图的B部分放大图及该承载基座所使用的电性连接结构的实施例剖视示 意图及俯视示意图。本实施例所提供的一承载基座1是应用于一主电路板2，并且用来承载 一半导体组件3。在目前较常见的应用上，主电路板2是搭配在一测试系统(图未示)，以 形成测试板，并且再透过承载基座1来承载半导体组件3，以用来进行测试系统所执行的一 测试程序。当然，主电路板2上实际是包含有许多电路的布线，但由于并非为本专利技术所欲强 调的范围，因此在图2中并无加以绘制，在此先予以说明。承载基座1包括一载板10、多个电性连接结构11及一屏蔽盖体12。其中，载板 10是依据半导体组件3的一封装规格来钻设多个贯穿孔(图中未加以标号)，并且为了稳 固地置放及限制半导体组件3的位置，载板10更可进一步成型有一凹槽100，而让该些贯穿 孔是座落在凹槽100的底部。有关凹槽100的成型方式，可例如是直接在载板10制造时便 凹设呈现出凹槽100的态样，但若载板10本身并不容易进行凹设的话，则也可例如是本实 施例所示的，进一步在载板10有钻设贯穿孔的表面上黏设一垫圈结构10a，以同样可以形 成凹槽100的态样。而垫圈结构IOa的材质只要是属于非导电性的材质即可，实际并无加 以限制。电性连接结构11是分别设于载板10上的每一贯穿孔。假设本实施例所描述的半 导体组件3是采用球栅数组封装规格(BGA)，因此根据贯穿孔的位置来设置的所有电性连 接结构11是排列呈现出一数组态样。进一步说明电性连接结构11的架构，如图2A及图A、B图所示，每一电性连接结构 11是包括一金属层111、一顶针112及一绝缘层113。其中，金属层111是电镀于贯穿孔的 内壁，而基于导电性及成本的考虑，一般是采用铜材质来进行电镀，并且此一电镀程序也称 的为镀通孔(Plated Through Hole, PTH)程序。顶针112是设置于已电镀完成的贯穿孔的中央，实际用来传输信号。在应用上，顶 针112两端针脚的设计可依据实际需求而采用圆头针、圆本文档来自技高网...
【技术保护点】
１．一种电性连接结构，其特征在于，设于一载板上所钻设的一贯穿孔，该载板设置在一主电路板，并且用来承载一半导体组件，该电性连接结构包括：一金属层，电镀于该贯穿孔的内壁；一顶针，设置于该贯穿孔中；及一绝缘层，设于该顶针的外缘及该金属层之间，用来固定该顶针，让该顶针的两端是凸出该载板并且分别电性接触该半导体组件及该主电路板。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈文祺，
申请(专利权)人：陈文祺，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。