The present invention provides a method for manufacturing a shallow trench isolation structure, the method has small thickness and uniform coverage second mask layer by conformal deposition, effectively reduce the chemical mechanical polishing with pressure and time, the surface of the second dielectric layer mask surrounded by flat and complete, to avoid depression effect. Get a shallow trench isolation structure surface in good condition.
【技术实现步骤摘要】
本专利技术涉及一种半导体器件制造领域，特别涉及。
技术介绍
目前，半导体集成电路的(IC)器件通常包括硅材料的半导体衬底上的各种分立电路元件(discrete circuit elements) 0这些分立电路元件要求彼此相互隔离从而能够独立工作而不受到其他元件状态的影响，并且通过布线层(wiring layers)使分立电路元件相互连接实现通信。一种隔离分立电路元件的隔离技术是硅的局部氧化(L0C0Q技术。 随着半导体集成电路中器件集成度的提高，LOCOS技术由于鸟嘴效应等方面的原因不再适用于分立电路元件的隔离。因此，现在普遍采用浅沟槽隔离(Shallow Trench Insulation, STI)技术代替LOCOS技术。浅沟槽隔离技术的重点是形成浅沟槽隔离结构，在申请日为 1997年2月25日的专利号为5721173美国专利文件中公开了一种浅沟槽隔离结构的制作方法，结合图加 2g，详细说明图1所示的现有技术浅沟槽隔离结构的制造方法，其步骤如下步骤101、在提供的晶片(wafer) 201器件面上沉积第一掩膜层，并对所述第一掩膜层和晶片光刻后刻蚀，在所述晶...
【技术保护点】
１．一种浅沟槽隔离结构的制造方法，该方法包括：在提供的晶片上沉积第一掩膜层，刻蚀所述第一掩膜层和晶片，在晶片形成沟槽；所述沟槽中以及第一掩膜层上沉积电介质，并刻蚀所述电介质，露出部分第一掩膜层；所述电介质表面保角沉积第二掩膜层，所述第二掩膜层的厚度范围是３００埃到６００埃；化学机械抛光所述第二掩膜层，露出第一掩膜层上的电介质表面；第一湿法刻蚀去除第一掩膜层上的电介质；第二湿法刻蚀去除残留的第一掩膜层和第二掩膜层。
【技术特征摘要】
【专利技术属性】
技术研发人员：张斐尧，程继，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。