一种集成电路的故障解除电路制造技术

本实用新型专利技术公开一种集成电路的故障解除电路，包括故障检测电路、逻辑控制电路、嵌位电路，所述集成电路内部电源输入端与故障检测电路连接，在故障检测电路上设有逻辑控制电路，还设有嵌位电路与逻辑控制电路和集成电路内部电源输入端连接。该电路结构能够避免因异常电平触发集成电路内部寄生三极管导通而使芯片的功能失效。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子电路技术，尤其是半导体集成电路技术。
技术介绍
就现有集成电路生产工艺，以n阱p衬底单阱工艺为例，对如图1 所示的双电源芯片电路，接PMOS管MP1的漏极的节点Bl和接NMOS管MN1 的漏极的节点B2为电源接入端点，芯片的VDD和GND接芯片电源，当两 个电源均未接入电路中时，PMOS管MP1和NMOS管MN1处于截至状态，当 只接入Bl节点与B2节点间的电源时，且节点Bl接电源正极，节点B2 接该电源的负极，芯片的B1节点的电平相对于VDD变为正电平，芯片的 B2节点的电平相对于GND变为负电平，且此时MP1和MN1仍然未导通， 而通过M0S管的寄生二极管DP1、 DN1正向导通就形成如图2所示的〈B1 一VDD—GND-B2〉的电流回路。又由于采用n阱p衬底单阱工艺的集成电 路中所有NM0S管的n+源漏区均在同一衬底上，负电平使如图3所示的寄 生叩n三极管导通，节点B2为三极管的发射极，地为基极，其他同一p 衬低上的n+有源区为集电极，如此可能造成集成电路功能紊乱。同理， 对于P阱n衬底单阱工艺的集成电路中所有PMOS管的p+源漏区均在同一 衬底上，正电平使如本文档来自技高网...

【技术保护点】
一种集成电路的故障解除电路，其特征在于：在所述集成电路内部电源接入端连接有故障检测电路，在故障检测电路上设有逻辑控制电路，还设有嵌位电路，所述嵌位电路与逻辑控制电路和集成电路内部电源接入端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：张奇，
申请(专利权)人：深圳市昊芯微电子有限公司，
类型：实用新型
国别省市：94[中国|深圳]