本发明专利技术揭示一种形成场效应晶体管的方法，其包含在半导体衬底内且在半导体材料沟道区域的相对侧上沿所述沟道区域的长度形成沟槽隔离材料。所述沟槽隔离材料经形成而包括相对的绝缘突出部，所述绝缘突出部沿所述沟道长度部分地在所述沟道区域下方朝向彼此延伸且其中半导体材料被接纳于所述突出部上方。沿所述沟道长度蚀刻所述沟槽隔离材料以暴露所述半导体材料的相对侧。沿所述沟道长度蚀刻所述半导体材料的暴露的相对侧以形成相对于所述突出部向上突出的沟道鳍。在所述鳍的顶部及相对侧上方沿所述沟道长度形成栅极。揭示其它方法及结构。
【技术实现步骤摘要】
【国外来华专利技术】
本文所揭示的实施例涉及形成场效应晶体管的方法、多个场效应晶体管及包括多 个存储器单元的DRAM电路。
技术介绍
场效应晶体管是通常用于集成电路制作中的装置。按照惯例，此类装置包括其间 具有半导电沟道区域的一对导电源极/漏极区域。导电栅极接近所述沟道区域被操作地 接纳，且通过介电材料而与其分离。将适合电压施加到所述栅极致使电流经由所述沟 道区域从所述源极/漏极区域中的一者流向另一者，因此所述沟道区域取决于到所述栅 极的电压施加而作为开关来操作。集成电路制作技术继续努力以制成更小且更密的电路，当然，在此工艺中个别装 置的对应尺寸也在縮减。随着场效应晶体管的尺寸变小且源极/漏极区域之间的沟道的 长度縮短，己开发出复杂的沟道轮廓来实现所需的"接通"阈值电压且减轻不合需要 的短沟道效应。用于所述沟道区域的此类轮廓可包含从多个侧选通沟道区域。 一个实 例性此类装置是FinFET。此类结构构建于绝缘体上半导体衬底上，在所述衬底中将半 导体材料(通常为硅)蚀刻到晶体管的"鳍"状沟道本体中，其中导电栅极向上包绕 在所述"鳍"上方。除绝缘体上半导体处理以外，还已在体半导体处理中提出"鳍"状沟道本体。蚀 刻半导体材料以产生典型的垂直延伸的沟道鳍可邻近所述鳍的基底形成半导体材料的 肩区。此类区可导致不合需要的寄生电容，因为导电栅极也通常被接纳于这些肩半导 体材料区上方。
技术实现思路
附图说明下文参照以下附图描述本专利技术的优选实施例。图1是根据本专利技术实施例在处理开始时且沿图2中的线1-1截取的衬底片段的示 意截面图。图2是图1衬底片段的示意俯视平面图。图3是继图1所示的处理步骤之后的处理步骤处且沿图4中的线3-3截取的图1 衬底片段的视图。图4是图3衬底片段的示意俯视平面图。图5是继图3所示的处理步骤之后的处理步骤处的图3衬底片断的视图。 图6是继图5所示的处理步骤之后的处理步骤处的图5衬底片断的视图。 图7是继图6所示的处理步骤之后的处理步骤处的图6衬底片断的视图。 图8是继图7所示的处理步骤之后的处理步骤处的图7衬底片断的视图。 图9是继图8所示的处理步骤之后的处理步骤处的图8衬底片断的视图。 图10是继图9所示的处理步骤之后的处理步骤处且沿图11中的线10-10截取的 图9衬底片断的视图。图11是图10衬底片段的示意俯视平面图。图12是继图IO所示的处理步骤之后的处理步骤处的图IO衬底片断的视图。 图13是继图12所示的处理步骤之后的处理步骤处的图12衬底片断的视图。 图14是继图13所示的处理步骤之后的处理步骤处的图13衬底片断的视图。 图15是继图14所示的处理步骤之后的处理步骤处且沿图16中的线15-15截取的 图14衬底片断的视图。图16是图15衬底片段的示意俯视平面图。图17是继图15所示的处理步骤之后的处理步骤处且沿图18中的线17-17截取的 图15衬底片断的视图。图18是图17衬底片段的示意俯视平面图。 图19是另一实施例衬底片段的示意截面图。图20是继图19所示的处理步骤之后的处理步骤处的图19衬底片断的视图。 图21是又一实施例衬底片段的示意截面图。图22是继图21所示的处理步骤之后的处理步骤处的图21衬底片断的视图。 图24是继图22所示的处理步骤之后的处理步骤处的图22衬底片断的视图。 图24是DRAM电路的示意性表示。具体实施例方式结合图l-24来描述本专利技术的实例性实施例。首先参照图1及2， 一般用参考编号 IO来指示半导体衬底。在本文献的上下文中，术语"半导体衬底"或"半导电衬底" 被定义为意指包括半导体材料的任何构造，所述半导体材料包含但不限于例如半导电 晶片(单独或在其上包括其它材料的组合件中)及半导体材料层(单独或在包括其它 材料的组合件中)的体半导体材料。术语"衬底"指代任何支撑结构，包含但不限于 上文所述的半导电衬底。将衬底10描绘为包括体半导体衬底材料12，举例来说，单晶硅。当然，衬底12可包括不同的衬底，举例来说，包含绝缘体上半导体衬底及现存 或尚待开发的其它衬底。已在衬底材料12上方形成及图案化场沟槽隔离掩膜15。在所描绘的实施例中， 场沟槽隔离掩膜15包括垫氧化物层14，所述垫氧化物层上方形成有包括氮化硅的层 13。场沟槽隔离掩膜15的层14及13下方的许多材料将构成有源区，而掩膜15的许 多暴露的区域将构成沟槽隔离物。参照图3及4，已在半导体衬底10内将一对沟槽16蚀刻到半导体材料12中。沟 槽16的实例性蚀刻深度是从800到1,000埃。出于继续论述的目的，可将半导体材料 12视为包括半导体材料沟道区域18，所述沟道区域包括沿沟道区域18的长度"L" 延伸的相对侧20及22。因此，沿沟道长度L在半导体材料沟道区域18的相对侧20、 22上形成沟槽16。当然，衬底10将通常包括更多的经掩蔽区域15，且将可能在衬底 10上方蚀刻一系列此类沟槽16。用以产生图3及4构造的实例性干各向异性蚀刻化学 品包含HBr及Cl2的组合。参照图5，已用一种或一种以上适合掩蔽材料24给沟槽16加衬且随后己各向异 性地蚀刻所述材料以暴露衬底材料12的半导体材料基底26。实例性材料24是通过化 学气相沉积及/或通过等离子或其它氮化半导体材料12而形成的氮化硅。材料24的实 例性横向厚度是从60埃到90埃。因此，其仅提供可将沟槽16形成为具有经加衬的侧 壁及暴露的半导体材料基底26的一个实例性方式。参照图6，已大致各向同性地蚀刻穿透半导体材料基底26 (未显示)以有效地形 成每一沟槽16的球形下部分27。球形下部分27中的每一者包括相对于以上所提及的 经加衬的沟槽侧壁横向向外延伸的突出部28、 29。每一球形下部分27的一个突出部 与另一球形下部分的突出部相对且朝向其延伸，其中已用编号28标明的突出部被显示 为构成此类实例性相对突出部。出于继续论述的目的，可将球形下部分27视为包括相 应底面30。在半导体材料12包括单晶硅的地方，用以产生所描绘的球形下部分的实 例性各向同性蚀刻化学品包含使用HBr及NF3的干蚀刻化学品。超出图3蚀刻所示深 度的对沟槽16的实例性添加深度是从800到l，OOO埃。参照图7，己实施大致各向异性地蚀刻穿透球形下部分27的底面30以使沟槽16 对在半导体衬底10内延伸得更深。此类沟槽的所描绘下茎部分的实例性添加深度是从 500到1,000埃。最期望地，将蚀刻化学品及参数原地切换回到各向异性。参照图8，已用一种或一种以上适合材料32给沟槽16加衬，举例来说， 一个或 一个以上二氧化硅及/或氮化硅层。可通过对所描绘沟槽的侧壁的化学气相沉积及/或热/等离子氮化及/或氧化中的一者或两者来沉积所述材料。层32的实例性厚度是从50 到150埃。参照图9，已沉积一种或一种以上绝缘材料34以用绝缘材料有效地填充沟槽16 的剩余体积。还将材料34描绘为至少被平坦化到氮化硅层13的外部分。替代地且仅 举例来说，可在沉积绝缘材料34之前从所述衬底移除沟槽隔离掩蔽层13 (及此外或许层14)。无论如何，实例性材料34是经高等离子密度沉积的二氧化硅。此仅提供在半导体衬底12内且沿半导体材料沟道区域18的长度L在所述沟道区 域的相对侧20、22上形成沟槽隔离材料34的一种实例性方法。可将沟本文档来自技高网...
【技术保护点】
一种形成场效应晶体管的方法，其包括： 在半导体衬底内且在半导体材料沟道区域的相对侧上沿所述沟道区域的长度形成沟槽隔离材料，所述沟槽隔离材料经形成而包括相对的绝缘突出部，所述绝缘突出部沿所述沟道长度部分地在所述沟道区域下方朝向彼此延伸且 其中半导体材料被接纳于所述突出部上方； 沿所述沟道长度蚀刻所述沟槽隔离材料以暴露所述半导体材料的相对侧； 沿所述沟道长度蚀刻所述半导体材料的所述暴露的相对侧以形成相对于所述突出部向上突出的沟道鳍；及 在所述鳍的顶部及相对侧 上方沿所述沟道长度形成栅极。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：保罗格里沙姆，戈登A哈勒，山D唐，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。