用于防止非易失性存储器的高压锁存器的高压电源降级的方法和设备技术

技术编号:5406695 阅读:301 留言:0更新日期:2012-04-11 18:40
本发明专利技术描述一种具备切换电路(116)的改进的交叉耦合CMOS高压锁存器(100),其用于存储将要写入到非易失性存储器的存储器单元的数据位,所述切换电路(116)在将数据位写入到所述锁存器的所述存储器单元中期间在所述锁存器的一个支脚与接地之间提供高串联阻抗以限制泄漏电流。大量锁存器并联连接且其累积的泄漏电流由所述切换电路(116)限制,以防止用于所述高压锁存器(100)的高压产生器(例如电荷泵电路)的过载,使得可将数据正确写入所述非易失性存储器的所述存储器单元中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于将数据写入非易失性存储器中的高压数据锁存器,且更特定'来说, 涉及用于限制从例如芯片上电荷泵电路的高压源或产生器汲取的泄漏电流的设备和方 法。
技术介绍
锁存器ffl于存储将要写入到非易失性存储器的预选定存储器单元屮的数据位。除了 当正将数据位写入存储器单元中时,锁存器通常被供应有低压电源,例如3伏或3伏以 下。在写入操作模式期问,锁存器被供应有7—15伏的高压,这是将数据写入非易失性 存储器单元中所需的。单一非易失性存储器芯片可含有大量的(例如,512个或512个 以上)高压锁存器电路。这些锁存器电路通常被称为高压锁存器电路,但仅需要高压电 源用于写入操作。例如电荷泵电路的芯片上高压源或产生器提供用于将数据位写入存储 器单元中的高压。高压产生器通常具有有限的电流能力,且某些高压锁存器中的过量泄 漏电流可能使产生器负载过重,以致导致高压电平小于将数据位正确写入非易失性存储 器的存储器单元中所需的屯平。图1说明典型的交叉耦合高压锁存器电路10,其包含第一 CMOS反相器电路12和 第二 CMOS反相器电路14。第一 CMOS反相器电路12包含第一上拉PMOS晶体管1本文档来自技高网...

【技术保护点】
一种非易失性存储器,其具有一个或一个以上高压CMOS锁存器,每一高压CMOS锁存器包括: 第一CMOS反相器,其连接于HV端子与接地端子之间且具有输入端子和输出端子; 第二CMOS反相器,其连接于所述HV端子与开关节点C之间且具 有输入端子和输出端子; 所述第二CMOS反相器的所述输入端子和所述第一CMOS反相器的所述输出端子连接到用于所述高压锁存器电路的锁存器输入节点A; 数据入输入端子,其经由NMOS负载输入NMOS晶体管连接到所述锁存器输入节点A, 在所述NMOS负载输入NMOS晶体管的栅极端子处提供数据加载信号以接通所述NMOS负载输入NMO...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:约翰尼陈孙晋书
申请(专利权)人:爱特梅尔公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1