一种半导体组件包括第一子组件，该第一子组件包括热沉和第一构图聚合物层，第一构图聚合物层设置在热沉表面上，以限定第一表面的暴露部。第一表面的暴露部从第一层沿着热沉表面径向向内延伸。子组件还包括第二构图聚合物层，第二构图聚合物层设置在第一构图聚合物层的径向靠外的部分上。第一层和第二层限定用于容纳功率半导体管芯的单元。在热沉表面的暴露部上以及单元中设置焊料材料。在第一层的径向向内的部分上的单元内设置功率半导体管芯，并且功率半导体管芯通过焊料材料热耦合到热沉。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于电子设备所使用的半导体器件的安装组件和封装，更具体而言， 涉及用于功率半导体器件的安装组件和封装。
技术介绍
随着电子行业的发展，电子器件趋于小型化。这种趋势影响了半导体封装技术，半 导体封装技术使裸IC芯片与其他组件之间能够进行连接。通常，半导体封装的占用面积 (footprint)大于芯片的占用面积。为了适应小型化趋势，已经减小了封装与芯片之间的尺 寸差异，由此产生了被称作芯片级封装(CSP)的新封装类型。芯片级封装被粗略定义为比 裸硅管芯多占用不超过约20%的附加面积(长度和宽度)的封装。芯片级封装的焊料球小 于根据联合电子设备工程委员会(JEDEC)的国际标准布置的球栅阵列(BGA)。当用于个人 和便携式电子装置时，越小越好，并且各种产品需要不同的芯片级封装类型，当前这些芯片 级封装类型的宽阵列是可得到的。 某些半导体器件被设计用于在紧凑的空间中处理相对高的电压。例如，通常在电 子电源等中，安装暴露于大于100VAC(例如，265VAC或415VAC)的RMS电压的半导体器件。 这些半导体器件会消耗相对大的功率，因此常常相应地安装到热沉等器件上，并且电连接 到各种类型的电子设备。 许多这种用于电源应用的半导体器件通用于JEDEC标准T0-220和D0-218封装 (www. jedec. org)。在图1中示出示例性的T0-220封装110。 T0-220封装110包括压力钳 140、定位器130、热沉120、插入在封装110与热沉120之间的分隔件150和半导体管芯(图 1中未示出)，并且引线114从封装110的一侧穿出。高压半导体器件还可以在与T0-220 封装相类似的各种其他封装中是可用的。 每年，对更快、更小、更轻和成本更低的电子系统的持续关注正使得组件、板和系 统封装更加复杂。这种复杂性是由于作为电子产品小型化的关键的更精细的节距和更薄的 阵列表面安装封装的更广泛使用造成的。随着更精细节距(0.80、0.65、0.50和0.40mm)阵 列型封装更广泛的使用，用于台式计算机系统的典型系统母板上的大多数部件保持在1. 27 和l.OOmm的节距表面安装部件。便携式系统以更快的速度转向更精细的节距。部件的节 距和整体外形高度对于制造工艺的复杂性起到了至关重要的作用。使用节距更精细、低外 形的部件需要按更紧凑的规格限制来操作的组装设备和工艺。需要更高精确度的组装工艺 包括取放、焊料膏印刷涂覆、回流、检查和返工。使用节距更精细、更低外形的部件使复杂 性增加，这样会对成品得率和返工制造组件产生不利影响，使其更复杂且成本更高。 会降低成品得率的封装工艺的一个方面是半导体管芯可以安装到热沉或散热块 的精确度。该工艺的精确度主要取决于所采用的取放机器。另外，也会降低成品得率的封 装工艺的另一封装方面是能够控制焊料厚度的精确度。
技术实现思路
根据本专利技术，提供了一种半导体组件。该半导体组件包括第一子组件，第一子组件 包括热沉和第一构图聚合物层，所述第一构图聚合物层设置在热沉表面上，以限定第一表 面的暴露部分。第一表面的暴露部分从第一层沿着热沉表面径向地向内延伸。子组件还包 括第二构图聚合物层，第二构图聚合物层设置在第一构图聚合物层的径向靠外的部分上。 第一层和第二层限定了用于容纳功率半导体管芯的单元。在热沉表面的暴露部分上以及单 元中设置焊料材料。在第一层的径向向内的部分上的单元内放置功率半导体管芯，并且功 率半导体管芯通过焊料材料热耦合到热沉。 根据本专利技术的一个方面，半导体组件还可以包括半导体封装，其中，第一子组件、 焊料和管芯位于该半导体封装中。 根据本专利技术的另一方面，该半导体封装可以是芯片级封装。 根据本专利技术的另一方面，所述第一构图聚合物层和所述第二构图聚合物层中的至 少一个可以包括聚酰亚胺。 根据本专利技术的另一方面，功率半导体管芯可以具有给定形状的占用面积，并且第 一构图聚合物层与给定形状相符。 根据本专利技术的另一方面，半导体组件还可以包括第二子组件。第二子组件可以包 括第二热沉和第三构图聚合物层，所述第三构图聚合物层设置在热沉的表面上，以限定表 面的暴露部分。表面的暴露部分从第三层沿着第二热沉表面径向向内延伸。第二子组件还 包括第四构图聚合物层，所述第四构图聚合物层设置在第三构图聚合物层的径向靠外的部 分上。第三层和第四层限定了用于容纳功率半导体管芯的单元。在第二热沉表面的暴露部 分上设置第二焊料材料。功率半导体管芯还位于第三层的径向向内的部分上的单元内，并 且通过第二焊料材料热耦合到第二热沉。 根据本专利技术的另一方面，提供了一种半导体组件，该半导体组件包括热沉和第一 构图聚合物层，所述第一构图聚合物层设置在热沉的表面上，以限定第一表面的暴露部分。 第一表面的暴露部分从第一层沿着热沉表面径向向内延伸。在热沉表面的暴露部分上设置 焊料材料，并且在第一层上设置功率半导体管芯，并且该功率半导体管芯通过焊料材料热 耦合到热沉。附图说明 图1示出功率半导体管芯的示例性封装。 图2(a)和2(b)分别示出待安装到半导体管芯的第一热沉和在热沉上形成的第一 构图聚合物层的横截面图和顶视图。 图3(a)和3(b)分别示出在第一热沉上形成的第一构图聚合物层的横截面图和顶 视图。 图4(a)和4(b)分别示出位于第一热沉表面上的焊料材料的横截面图和顶视图。6 图5(a)和5(b)分别示出设置在第一热沉上并且接触构图聚合物层之一的功率半 导体管芯的横截面图和顶视图。 图6(a)和6(b)分别示出施用到半导体管芯的暴露表面的焊料材料的横截面图和 顶视图。 图7 (a)和7 (b)分别示出包括安装到两个热沉的半导体管芯的成品半导体组件的 横截面图和顶视图。 图8(a)和8(b)分别示出当只有管芯的x_y位置受聚合物限制时待安装到半导体管芯的第一热沉和在第一热沉上形成的第一构图聚合物层的横截面图和顶视图。 图9(a)和9(b)分别示出位于图8(a)和图8(b)所示的第一热沉表面上的焊料材料的横截面图和顶视图。 图10 (a)和10 (b)分别示出位于图9 (a)和图9 (b)所示的第一热沉表面上的功率 半导体管芯的横截面图和顶视图。 图11 (a)和11(b)分别示出施用到图10(a)和图10(b)所示的半导体管芯的暴露 表面的焊料材料的横截面图和顶视图。 图12(a)和12(b)分别示出包括参照图8至图11的安装到两个热沉的半导体管 芯的成品半导体组件的横截面图和顶视图。 图13(a)和13(b)分别示出当只有焊料厚度受聚合物控制时待安装到半导体管芯的第一热沉和在第一热沉上形成的第一构图聚合物层的横截面图和顶视图。 图14(a)和14(b)分别示出位于图13(a)和图13(b)所示的第一热沉表面上的焊料材料的横截面图和顶视图。 图15(a)和15(b)分别示出位于图14(a)和图14(b)所示的第一热沉上的功率半 导体管芯的横截面图和顶视图。 图16(a)和16(b)分别示出施用到图15(a)和图15(b)所示的半导体管芯的暴露 表面的焊料材料的横截面图和顶视图。 图17 (a)和17 (b)分别示出包括参照图13至图16的安装到两个热沉的半导体管 芯的成品半导体组件的横截面图和顶视图。具体实施本文档来自技高网...
【技术保护点】
一种半导体组件，包括：ｉ．第一子组件，包括：热沉；第一构图聚合物层，所述第一构图聚合物层设置在所述热沉的表面上，以限定第一表面的暴露部分，所述第一表面的暴露部分从所述第一层沿着所述热沉表面径向向内延伸；第二构图聚合物层，所述第二构图聚合物层设置在所述第一构图聚合物层的径向靠外的部分上，所述第一层和所述第二层限定了用于容纳功率半导体管芯的单元；ｉｉ．焊料材料，所述焊料材料设置在所述热沉表面的暴露部上和所述单元中；以及ｉｉｉ．功率半导体管芯，所述功率半导体管芯位于所述第一层的径向向内的部分上的单元内，并且通过所述焊料材料热耦合到所述热沉。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：江挽澜，林光汉，彭智平，
申请(专利权)人：威世通用半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。