一种沟槽ＭＯＳＦＥＴ的制造方法技术

本发明专利技术公开了一种沟槽ＭＯＳＦＥＴ结构与其制造方法，与现有技术中沟槽ＭＯＳＦＥＴ源区的形成方法不同，该结构的源区是由在源体接触沟槽的开口处进行源区多数载流子的离子注入和扩散形成，使得源区多数载流子的浓度分布沿外延层表面方向从源体接触沟槽向沟道区呈现高斯分布，且源区的结深从源体接触沟槽向沟道区逐渐变浅。采用本发明专利技术的该结构的沟槽ＭＯＳＦＥＴ器件具有较现有技术更好的雪崩击穿特性，并且相应地在制造过程中，本发明专利技术公开了一种只需要使用三次掩模板的制造方法，大大减少了生产成本。

【技术实现步骤摘要】

本专利技术涉及一种半导体功率器件的单元结构和器件构造及工艺制造方法。特别涉 及一种具有改进的雪崩击穿特性的沟槽MOSFET (金属氧化物半导体场效应晶体管)的结构 及其利用三层掩模板的制造方法。
技术介绍
美国专利公开号US. 6，888，196公开了一种沟槽MOSFET的结构及制造方法，如图 IA所示。该沟槽MOSFET的结构包括N+导电类型的衬底100 ；N导电类型的外延层102 ；多 个沟槽栅105 ；P导电类型的体区103以及N+导电类型的源区104。其中，源区104是经源 区掩模板定义后，由离子注入和随后的扩散形成，如图IB所示。因此，源区104在沿着外延 层102表面的方向上具有相同的掺杂浓度和相同的结深(如图IA中Ds所示)，这会导致在 UIS(Unclampedlnductance Switching)测试中产生失效点，如图IC所示。该图为图IA中 所示的沟槽MOSFET单元结构的源区104和沟槽源体接触区106的俯视图，Rbe为沟槽源体接 触区106到单元拐角处的电阻，Rbe为沟槽源体接触区106到单元边缘处的电阻。由于沟槽 源体接触区106到单元拐角处的距离大于其到单元边缘处的距离，因而Rb。的阻值大于Rbe 的阻值，这就会导致在UIS测试中在单元拐角处产生失效点。另一方面，在封闭单元结构的拐角处会寄生NPN双极性晶体管，如图IA所示。当 存在外加电压的时候，该NPN双极性晶体管很容易导通，从而使得器件的雪崩击穿特性进一步变差。
技术实现思路
本专利技术克服了现有技术中存在的一些缺点，提供了一种改进了的沟槽MOSFET结 构，从而提高了沟槽MOSFET器件的雪崩击穿特性。根据本专利技术的实施例，提供了一种沟槽MOSFET器件，包括(a)第一导电类型的衬底；(b)衬底上的第一导电类型的外延层，该外延层的多数载流子浓度低于衬底；(c)在所述外延层中的多个沟槽，包括位于有源区的多个第一沟槽和至少一个第 二沟槽，该第二沟槽用于形成与栅金属相连的沟槽栅；(d)第一绝缘层，例如氧化物层，衬于所述沟槽中；(e)导电区域，例如多晶硅区域，位于靠近第一绝缘层的所述沟槽中；(f)第二导电类型的体区，该体区位于所述外延层的上部分；(g)第一导电类型的源区，该源区位于所述体区的上部分，与所述沟槽相邻，该源 区的多数载流子浓度高于所述外延层，且其浓度沿所述外延层表面从源体接触沟槽向沟道 区呈现高斯分布，该源区的结深从源体接触沟槽向沟道区逐渐变浅。(h)第二绝缘层，位于所述外延层表面之上；(i)沟槽源体接触区，形成于所述源体接触沟槽中，穿过所述第二绝缘层、所述源区，并延伸如所述体区，用以将所述源区、所述体区连接至栅金属；(j)沟槽栅接触区，形成于栅接触沟槽中，穿过所述第二绝缘层并延伸入所述第二 沟槽中的导电区域。在一些优选的实施例中，所述沟槽MOSFET中源体接触沟槽的侧壁垂直于所述外 延层的表面。在一些优选的实施例中，所述沟槽MOSFET中源体接触沟槽的侧壁位于所述体区 的部分与相邻的外延层表面之间的夹角大于90度。在一些优选的实施例中所述沟槽MOSFET中源体接触沟槽的侧壁位于所述源区和 所述体区的部分与相邻的外延层表面之间的夹角大于90度。在一些优选的实施例中，所述源体接触沟槽内衬有一层势垒层，并在该势垒层上 填充以金属，例如钨插塞或者源区金属。在一些优选的实施例中，所述沟槽MOSFET包括终端区，例如由多个悬浮沟槽环 (floating trench ring)构成的终端区。在一些优选的实施例中，所述沟槽MOSFET优选地包括第二导电类型的体接触区， 该体接触区位于体区内，且多数载流子浓度高于所述体区。更优选地，该体接触区包围所述 源体接触沟槽的底部。在一些优选的实施例中，所述第二绝缘层包括未掺杂的SRO层和其上的BPSG层或 PSG层。更优选地，所述沟槽源体接触区和所述沟槽栅接触区上方的BPSG或PSG层中的宽 度大于BPSG或PSG层以下的宽度。在一些优选的实施例中，所述第一绝缘层在各个沟槽中沿沟槽侧壁的厚度小于或 等于沿沟槽底部的厚度。根据本专利技术的另一个方面，提供了一种形成沟槽MOSFET器件的方法，该方法包 括(a)提供第一导电类型的衬底；(b)在所述衬底上形成第一导电类型的外延层，该外延层的多数载流子浓度低于 所述衬底；(c)在所述外延层上提供第一层掩模板并刻蚀该外延层，形成位于有源区的多个 第一沟槽、位于栅金属下方的第二沟槽和位于终端区的多个第三沟槽，所述沟槽中衬有第 一绝缘层并填充导电区域，所述导电区域靠近第一绝缘层；(d)在所述外延层的上部分形成第二导电类型的体区；(e)在所述外延层之上形成第二绝缘层并在该第二绝缘层之上提供第二层掩模 板，利用该第二层掩模板定义的源体接触沟槽和栅接触沟槽，将所述接触沟槽分别刻蚀至 外延层的上表面；(f)在所述体区上部分形成第一导电类型的源区，包括通过所述接触沟槽进行源 区多数载流子的离子注入和扩散，该源区的多数载流子浓度高于所述外延层，且其浓度沿 所述外延层表面从源体接触沟槽向沟道区呈现高斯分布，该源区的结深从源体接触沟槽向 沟道区逐渐变浅；(g)将所述源体接触沟槽刻蚀至穿过所述源区，并延伸入所述体区，将所述栅接触 沟槽刻蚀至延伸入所述第二沟槽中的导电区域；(h)形成沟槽源体接触区和沟槽栅接触区；和(i)在所述第二绝缘层以及所述沟槽源体接触区和沟槽栅接触区上方提供金属 层，并利用第三层掩模板分别形成源金属层和栅金属层。在一些优选的实施例中，所述第一绝缘层优选地为氧化物层，而且形成氧化物的 步骤优选地包括干氧氧化。在一些优选的实施例中，在沟槽中提供所述导电区域的步骤包括淀积掺杂的多晶 硅层和随后刻蚀该掺杂的多晶硅层。在一些优选的实施例中，形成所述体区的步骤包括向所述外延层中注入和扩散第 二导电类型的掺杂剂。在一些优选的实施例中，源区多数载流子的注入和扩散的步骤包括使源区多数载 流子扩散至正好到达单元边缘处。在一些优选的实施例中，源区多数载流子的注入和扩散的步骤包括使源区多数载 流子到达单元边缘后继续进行，来达到器件的雪崩击穿特性和Rds之间的优化。在一些优选的实施例中，形成所述源区的步骤优选地包括在离子注入之前在所述 第二绝缘层的上表面和所述接触沟槽的内表面淀积一层屏蔽氧化物层，其厚度优选地为 300A。在一些优选的实施例中，还包括在形成所述沟槽源体接触区和沟槽栅接触区之 前，利用在淡HF环境中使用湿法刻蚀使得接触沟槽位于BPSG或PSG层中的宽度增大300 A 2000 Ao本专利技术的一个优点是，源区是通过对接触沟槽的开口处进行离子注入和扩散形 成，使得源区的掺杂浓度沿着所述外延层的表面从接触沟槽到沟道区域呈现高斯分布，并 且源区的结深从接触沟槽到沟道区域逐渐变浅，与现有技术相比，用本专利技术的方法得到的 结构电阻更小。本专利技术的另一个优点是，在一些优选的实施例中，源区多数载流子的扩散正好到 达单元边缘处，如图2B中俯视图所示。图中虚线包围区域为第一导电类型的源区，其掺杂 浓度不小于lX1019cnT3。在单元拐角处第一导电类型的区域，由于高斯分布该区域的掺杂 浓度小于lX1019cnT3。因此，所述单元拐角处第一导电类型的区域的源区镇流电阻(Source 本文档来自技高网...

【技术保护点】
一种沟槽ＭＯＳＦＥＴ的制造方法，包括：提供第一导电类型的衬底；在所述衬底上形成第一导电类型的外延层，该外延层的多数载流子浓度低于所述衬底；在所述外延层上提供第一层掩模板并刻蚀该外延层，形成位于有源区的多个第一沟槽、位于栅金属下方的第二沟槽和位于终端区的多个第三沟槽，所述沟槽中衬有第一绝缘层并填充导电区域，所述导电区域靠近第一绝缘层；在所述外延层的上部分形成第二导电类型的体区；在所述外延层之上形成第二绝缘层并在该第二绝缘层之上提供第二层掩模板，利用该第二层掩模板定义的源体接触沟槽和栅接触沟槽，将所述接触沟槽分别刻蚀至外延层的上表面；在所述体区上部分形成第一导电类型的源区，包括通过所述接触沟槽进行源区多数载流子的离子注入和扩散，该源区的多数载流子浓度高于所述外延层，且其浓度沿所述外延层表面从源体接触沟槽向沟道区呈现高斯分布，该源区的结深从源体接触沟槽向沟道区逐渐变浅；将所述源体接触沟槽刻蚀至穿过所述源区，并延伸入所述体区，将所述栅接触沟槽刻蚀至延伸入所述第二沟槽中的导电区域；形成沟槽源体接触区和沟槽栅接触区；和在所述第二绝缘层以及所述沟槽源体接触区和沟槽栅接触区上方提供金属层，并利用第三层掩模板分别形成源金属层和栅金属层。...

【技术特征摘要】
一种沟槽MOSFET的制造方法，包括提供第一导电类型的衬底；在所述衬底上形成第一导电类型的外延层，该外延层的多数载流子浓度低于所述衬底；在所述外延层上提供第一层掩模板并刻蚀该外延层，形成位于有源区的多个第一沟槽、位于栅金属下方的第二沟槽和位于终端区的多个第三沟槽，所述沟槽中衬有第一绝缘层并填充导电区域，所述导电区域靠近第一绝缘层；在所述外延层的上部分形成第二导电类型的体区；在所述外延层之上形成第二绝缘层并在该第二绝缘层之上提供第二层掩模板，利用该第二层掩模板定义的源体接触沟槽和栅接触沟槽，将所述接触沟槽分别刻蚀至外延层的上表面；在所述体区上部分形成第一导电类型的源区，包括通过所述接触沟槽进行源区多数载流子的离子注入和扩散，该源区的多数载流子浓度高于所述外延层，且其浓度沿所述外延层表面从源体接触沟槽向沟道区呈现高斯分布，该源区的结深从源体接触沟槽向沟道区逐渐变浅；将所述源体接触沟槽刻蚀至穿过所述源区，并延伸入所述体区，将所述栅接触沟槽刻蚀至延伸入所述第二沟槽中的导电区域；形成沟槽源体接触区和沟槽栅接触区；和在所述第二绝缘层以及所述沟槽源体接触区和沟槽栅接触区上方提供金属层，并利用第三层掩模板分别形成源金属层和栅金属层。2.根据权利要求1所述方法，其中刻蚀外延层中所述多个沟槽的步骤包括干法硅刻蚀。3.根据权利要求1所述方法，还包括在刻蚀第一、第二和第三沟槽之后，形成第一绝缘 层之前，在各个沟槽内表面淀积一层牺牲氧化层，并去除该牺牲氧化层来消除在沟槽刻蚀 的过程中可能引入的缺陷。4.根据权利要求1所述方法，其中形成第一绝缘层的步骤包括在外延层中所述第一、 第二和第三沟槽内热生长一层氧化层，并且沿沟槽侧壁的氧化层和位于沟槽底部的氧化层 厚度相等。5.根据权利要求1所述方法，其中形成第一绝缘层的步骤包括在外延层中所述第一、 第二和第三沟槽内生长一层氧化层，并且沿沟槽侧壁的氧化层厚度小于位于沟槽底部的氧 化层厚度。6.根据权利要求1所述方法，其中填充导电区域的步骤包括在外延层中所述多个沟槽 内淀积多晶硅，并回刻或CMP。7.根据权利要求1所述方法，其中所述形成第二绝缘层的步骤包括在所述外延层表面 淀积一层未掺杂的SRO层，并在该未掺杂的SRO层之上淀积BPSG层或PSG层。8.根据权利要...

【专利技术属性】
技术研发人员：谢福渊，
申请(专利权)人：力士科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]