聚光构件与光电元件制造技术

一种聚光构件及具有此聚光构件的光电元件。此聚光构件包括多层导电插塞与多层导电层，这些插塞与导电层合组成倒半船形状。此光电元件包括底层、底层上方的光波导、覆盖光波导的介电层，以及设置于光电元件边缘且位于光波导上方介电层中的上述聚光构件。其中，聚光构件的倒半船形状的较宽端朝向光电元件的外侧，且底层与介电层的折射率小于光波导。

【技术实现步骤摘要】

本专利技术涉及光电元件(optoelectronic device)，特别是涉及一种聚光构件 (focusing member)，以及具有此聚光构件以接收光信号，并将光信号转为电信号的光电元 件。
技术介绍
接收光信号并将其转为电信号的光电元件一般包括从光纤等光信号源接收光信 号的耦合器(coupler)，将光信号转为电信号的调变器(modulator)，以及控制调变器的集 成电路等，其中光信号是以光波导来传送。此种光电元件的已知作法是将含互补式金属氧化物半导体晶体管等的集成电路 形成在芯片上，耦合器及光波导等光学构件形成在另一芯片上，再以导线连接。然而，此种 工艺甚为复杂而费时费工。
技术实现思路
本专利技术提供一种聚光构件，其可与集成电路制作在同一芯片上。本专利技术并提供一种具本专利技术的聚光构件的光电元件。本专利技术的聚光构件包括多层导电插塞与多层导电层，这些插塞与导电层合组成倒 半船形状。在实施例中，上述插塞与导电层的材料包括金属。在实施例中，上述聚光构件设于光电元件边缘，且位于此光电元件的光波导上方， 其中倒半船形状的较宽端朝向光电元件的外侧。上述插塞与导电层例如位于层间介电层及 多层金属间介电层中。上述光波导可由绝缘体上硅(SOI)基底的硅层定义而得，或者由嵌 入整体(bulk)基底中的绝缘层上的复晶硅层定义而得。本专利技术的光电元件包括基底、基底上的底层、底层上方的光波导、覆盖光波导的介 电层，以及设于光电元件边缘且位于光波导上方介电层中的上述聚光构件。上述聚光构件 的倒半船形状的较宽端朝向光电元件的外侧，且上述底层与介电层的折射率小于光波导。在实施例中，上述插塞与导电层的材料包括金属。在实施例中，上述底层的材料包括氧化硅，且光波导的材料包括硅。在实施例中，上述基底为SOI基底，底层为此SOI基底的绝缘层，且光波导由此SOI 基底的硅层定义而得。在实施例中，上述基底为整体(bulk)基底，底层为嵌入此整体基底中的绝缘层， 且光波导由此绝缘层上的复晶硅层定义而得。在实施例中，上述光电元件还包括制作于同基底上的集成电路，此集成电路包括 多层内连线，此多层内连线位于上述介电层中，且与上述插塞和导电层同步形成。其中，多 层内连线、插塞及导电层的材料可为金属。上述介电层可包括层间介电(ILD)层及多层金 属间介电(IMD)层。当上述基底为SOI基底时，上述底层为此SOI基底的绝缘层，且上述集3成电路的有源层与上述光波导由此SOI基底的硅层定义而得。当上述基底为整体基底时， 上述底层为嵌入此整体基底中的绝缘层，且集成电路中的多个栅极与上述光波导由此整体 基底上的复晶硅层定义而得。由于本专利技术的聚光构件包括多层导电插塞与多层导电层，故其工艺可与集成电路 的多层内连线工艺整合，从而节省许多工艺时间和成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。附图说明图1绘示本专利技术实施例的聚光构件及其下的光波导，以及此二者和作为光信号源 的光纤的位置关系。图2为本专利技术第一实施例的光电元件的剖面示意图，其中包括图1所示聚光构件 的1-1’剖面图。图3为本专利技术第二实施例的光电元件的剖面示意图，其中包括图1所示聚光构件 的1-1’剖面图。附图标记说明10:光纤100/100，聚光构件/多层内连线IOOaUOOa'导电插塞IOObUOOb'导电层110、110a、110b 光波导110a，有源层110b，、230:栅极200 =SOI 基底210、310 绝缘层220、320 元件隔离层对0、；340 源/漏极区250,350 层间介电(ILD)层260,360 金属间介电(MD)层300 整体(bulk)基底1-1，剖面线具体实施例方式以下各实施例只是用以进一步说明本专利技术，并非用以限制本专利技术的范围。图1绘示本专利技术实施例的聚光构件及其下的光波导，以及此二者和作为光信号源 的光纤的位置关系。图2为本专利技术第一实施例的光电元件的剖面示意图，其中包括图1所 示聚光构件的1-1’剖面图。请参照图1、2，聚光构件100设置于光电元件(图2)的边缘，包括多层导电插塞 IOOa与多层导电层100b，且位于光波导110(a)上方。这些导电插塞IOOa与导电层IOOb由下至上交替堆叠，其中除最上层导电层IOOb外皆呈弯折状，且愈上层者尺寸愈小，从而合 组成倒半船形状。此倒半船形状的较宽端朝向光电元件的外侧，以将来自光纤10的光的大 部分聚集到船首部。聚集到船首部的光会进入光波导110(a)而传送到调变器(未绘示)。各导电插塞100a、导电层IOOb的材料例如为钨、铜、铝、钛、氮化钛、钽、氮化钽或 此等金属的任意组合或合金，且可位于覆盖光波导110(a)的介电层中。如图2所示，此介 电层可包括层间介电层250及多层金属间介电层沈0。此聚光构件100以及其所围住的部 分层间介电层250与部分金属间介电层260合组成上述光电元件的耦合器(coupler)。请续参照图2，本专利技术第一实施例的光电元件包括SOI基底200，由SOI基底200的 硅层定义而得的光波导IlOa与集成电路的有源层110a’，覆盖光波导IlOa与有源层110a’ 的介电层(含层间介电层250与多层金属间介电层沈0)，以及位于此介电层中的聚光构件 100和集成电路的多层内连线100，。其中，SOI基底200的绝缘层210作为光波导IlOa下 的底层，材料通常为氧化硅。由于绝缘层210及层间介电层250的折射率小于硅，故进入硅 材料的光波导IlOa的光不易逸出，而可防止信号强度的损失。上述聚光构件100位于光电元件的边缘，且与多层内连线100’同步形成。亦即， 聚光构件100中每一层导电插塞IOOa与多层内连线100’中同层的导电插塞100a’ 一起形 成，且聚光构件100中每一层导电层IOOb与多层内连线100’中同层的导电层100b’ 一起 形成。各层导电插塞lOOa/a’或导电层100b/b’的材料例如为钨、铜、铝、钛、氮化钛、钽、氮 化钽或此等金属的任意组合或合金。此外，还有元件隔离层220形成在上述硅层中以定义出有源层110a’，且有互补式 金属氧化物半导体(CM0Q晶体管的栅极230形成在有源层110a’上方，源/漏极区240形 成在栅极230两侧的有源层110a’中。图3为本专利技术第二实施例的光电元件的剖面示意图，其中包括图1所示聚光构件 的1-1’剖面图。在此第二实施例的光电元件中，聚光构件100亦包括位于覆盖光波导IlOb的介 电层(含层间介电层350及多层金属间介电层360)中的多层导电插塞100a与多层导电 层100b。与第一实施例不同之处在于基底为整体(bulk)基底300，光波导IlOb下的底层 为嵌入基底300中的厚绝缘层310，且集成电路中互补式金属氧化物半导体晶体管的栅极 110b’与光波导IlOb由基底300上的复晶硅层定义而得。由于绝缘层310及层间介电层 350的折射率小于硅，故进入硅材料的光波导IlOb的光不易逸出，而可防止信号损失。上述绝缘层310的材料例如为氧化硅。此外，还有厚度远小于绝缘层310的元件 隔离层320形成在集成电路区的基底300中，且有CMOS晶体管的源/漏极区340形成在栅 极110b，两侧的基底3本文档来自技高网...

【技术保护点】
一种聚光构件，包括多层导电插塞与多层导电层，该些插塞与该些导电层组成倒半船形状。

【技术特征摘要】
1.一种聚光构件，包括多层导电插塞与多层导电层，该些插塞与该些导电层组成倒半 船形状。2.如权利要求1所述的聚光构件，其中该些插塞与该些导电层的材料包括金属。3.如权利要求1所述的聚光构件，其设置于光电元件的边缘，且位于该光电元件的光 波导上方，其中该倒半船形状的较宽端朝向该光电元件的外侧。4.如权利要求3所述的聚光构件，其中该些插塞与导电层位于层间介电层及多层金属 间介电层中。5.如权利要求3所述的聚光构件，其中该光波导由绝缘体上硅基底的硅层定义而得。6.如权利要求3所述的聚光构件，其中该光波导由嵌入整体基底中的绝缘层上所形成 的复晶硅层定义而得。7.一种光电元件，包括基底；底层，位于该基底上；光波导，位于该底层上方；介电层，覆盖该光波导；以及聚光构件，位于该光电元件的边缘，包括位于该光波导上方的该介电层中的多层导电 插塞与多层导电层，该些插塞与该些导电层组成倒半船形状，且该倒半船形状的较宽端朝 向该光电元件的外侧，其中，该底层与该介电层的折射率小于该光波导。8.如权利要求7所述的光电元件，其中该些插塞与该些导电层的材料包括金属。9.如权利要求7所述的光电元件，其中该底层的材料包括氧...

【专利技术属性】
技术研发人员：苏宗一，王铭义，蓝邦强，廖德淦，苏昭安，吴惠敏，黄建欣，谭宗涵，陈敏，林梦嘉，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]