半导体器件制造技术

本发明专利技术提供一种半导体器件，包含：柱状构造体，配置于衬底上，由ｐ型硅（１０２）、ｎ型硅（１０４）、及配置于ｐ型硅与ｎ型硅之间且相对于衬底朝垂直方向延伸的氧化物（１１６）所构成；配置于ｐ型硅的上下的高浓度ｎ型硅层（１３４、１２２）；配置于ｎ型硅的上下的高浓度ｐ型硅层（１３６、１２４）；绝缘物（１２７），包围ｐ型硅（１０２）、ｎ型硅（１０４）及氧化物（１１６），且发挥作为栅极绝缘体功能；及导电体（１２８），包围绝缘物（１２７），且发挥作为栅极电极功能。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件。技术背景半导体器件中，尤其以使用属于具有MOS (Metal Oxide Semiconductor，金属氧化 物半导体)构造的栅极电极的场效晶体管的MOS晶体管的集成电路，已迈入高集成化的一 途。随着此高集成化，其中所使用的MOS晶体管，其微细化已进展至毫微米(nano)领域。 在MOS晶体管构成属于数字(digital)电路的基本电路之一的反向器(inverter)电路 (NOT电路)时，若该MOS晶体管的微细化进展，漏电(leak)电流的抑制会变得困难，使得 可靠性因为热载子(hot carrier)效应而降低。此外，从确保必要电流量的要求来说，会有 无法谋求电路占有面积的尺寸降低(size down)的问题。为了解决此种问题，乃提出一种 具有将源极、栅极、漏极对衬底朝垂直方向配置而成的岛状半导体层，且由栅极将该岛状半 导体层予以包围的构造的环绕式栅极晶体管(Surrounding Gate Transistor, SGT)，及提 出一种使用 SGT 的 CMOS 反向器电路(S. Watanabe, K. Tsuchida, D. Taka本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包含：柱状构造体，配置于衬底上，且具有第１硅、第２硅及第１绝缘物；其中该第２硅的导电型与所述第１硅不同；该第１绝缘物由所述第１硅及所述第２硅所包夹，且相对于所述衬底朝垂直方向延伸；第１上下一对硅层，以包夹所述第１硅的方式配置在所述第１硅上下，且包含导电型与所述第１硅不同的第１高浓度杂质；第２上下一对硅层，以包夹所述第２硅的方式配置在所述第２硅上下，且包含导电型与所述第２硅不同的第２高浓度杂质；第２绝缘物，用以包围所述第１硅、所述第２硅、所述第１上下一对硅层、及所述第２上下一对硅层周围、与所述第１绝缘物；及导电体，包围所述第２绝缘物周围；所述第１上下一对硅层内的上方的...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：舛冈富士雄，中村广记，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP[日本]