本发明专利技术公开一种半导体器件及其制造方法。该半导体器件包括半导体基板，所述半导体基板具有限定有源区的沟槽。在有源区的沿着纵向延伸的侧壁上形成壁氧化物，并且在沟槽中形成元件隔离层。制造半导体器件的方法包括：在半导体基板上形成线形的第一沟槽以限定有源区；在第一沟槽的表面上形成壁氧化物；形成将有源区分成多个有源区的第二沟槽；以及用元件隔离层填充沟槽。
【技术实现步骤摘要】
本专利技术整体涉及，更具体地说，涉及具有位于半导体基 板上的壁氧化物的。
技术介绍
典型的半导体存储器件包括具有多个存储单元(cell，又称为晶胞)的单元区域。 在增加半导体存储器件的容量(即增加存储容量)时，需要额外的图案。然而，对微型化的 要求需要减小或者至少限制单元区域的尺寸。相应地，单元区域必须是高度集成的以保证 期望的存储容量，因此需要在单元区域的有限可用空间内形成更多图案。因此，缩小该图案 的临界尺寸(例如，线宽)以减小图案占据的空间。为了形成具有微小临界尺寸的图案，必 须改进用于形成该图案的光刻工序。在典型的光刻工序中，首先在基板的上侧涂覆光阻剂(photoresist，又称为光刻 胶或光致抗蚀剂)。利用波长为365nm、248nm、193nm、153nm等的光源，借助限定微图案的曝 光掩模对光阻剂执行曝光工序。然后，利用显影工序来形成限定微图案的光阻图案。根据 光源的波长U)和数值孔径(NA)确定该光刻工序的分辨率。通常，分辨率是对紧密地间 隔开的特征进行区分的能力的度量，并且光刻工序中的分辨率极限(R)由如下公式表示R=Kix λ /ΝΑ。在上述公式中，Kl是工序常数(也称为工序因子)。为了改善分辨率极限(R)，应 该使波长更短，NA更高，并且常数Kl更小。常数Kl具有物理极限，并且几乎不能借助普通 方法使其值有效地减小。因此，通过减小工序常数Kl来改善分辨率是困难的。为了使用更 短的波长，需要开发对短波长具有高反应性的光阻材料以及应用短波长的曝光装置；因此 难以利用更短的波长形成临界尺寸减小的微图案。双重图案化技术(DPT)是可以使用现有的工具来形成微小图案的光刻技术。在 DPT中，图案被分成两个掩模以获得高分辨率。另一种技术是与双重图案化技术类似但是不 需要双重曝光或双重图案化工序的间隔物图案化技术(SPT)。
技术实现思路
本专利技术的实施例包括，其中，可以保证半导体器件的有 源区的尺寸、可以减小存储节点触点的电阻、并且可以减小半导体器件的临界尺等。在本专利技术的实施例中，一种制造半导体器件的方法包括在半导体基板上形成线 形的第一沟槽；在所述第一沟槽的表面上形成壁氧化物；用氧化物层填充形成有所述壁氧 化物的第一沟槽以形成线形的有源区；以均一的间隔形成第二沟槽，所述第二沟槽将所述 线形的有源区分开；以及用氧化物层填充所述第二沟槽。根据本专利技术实施例的制造半导体器件的方法还可以包括在所述第一沟槽的表面 上形成所述壁氧化物之后，在形成有所述壁氧化物的第一沟槽的表面上形成衬垫氮化物层 和衬垫氧化物层。将所述氧化物层填充到所述第一沟槽中的步骤可以包括在包括所述第一沟槽的半导体基板上沉积所述氧化物层；以及用所述半导体基板作为蚀刻停止层执行 CMP并移除位于所述第一沟槽的上部的所述氧化物层。所述氧化物层可以包括电介质旋涂 (SOD)氧化物层、高密度等离子体(HDP)氧化物层和大纵横比工序(HARP)氧化物层中的一个或多个。将所述氧化物层填充到所述第二沟槽中的步骤可以包括在包括所 述第二沟槽的半导体基板上沉积所述氧化物层；以及用所述半导体基板作为蚀刻停止层执 行CMP并移除位于所述第二沟槽的上部的所述氧化物层。形成所述第一沟槽的步骤可以包括在所述半导体基板上形成硬掩模层；在所述 硬掩模层上形成间隔物；以及用所述间隔物作为掩模蚀刻所述硬掩模层和所述半导体基 板。形成所述硬掩模层的步骤可以包括在所述半导体基板上形成第一非晶碳层、第 一氧氮化硅层、多晶硅层、第二非晶碳层和第二氧氮化硅层。形成所述间隔物的步骤可以包 括在所述硬掩模层上形成隔开物；在包括所述隔开物的整个表面上沉积氧化物层之后执 行回蚀工序，并且在所述隔开物的侧面上形成间隔物；以及移除所述隔开物。根据本专利技术实施例的制造半导体器件的方法还可以包括在形成所述间隔物之 后，在所述半导体基板的外围区域上形成图案。形成所述第一沟槽的步骤可以包括在所述半导体基板上形成第一非晶碳层、第 一氧氮化硅层、多晶硅层、第二非晶碳层和第二氧氮化硅层；在所述第二氧氮化硅层上形成 光阻图案；用所述光阻图案作为掩模来蚀刻所述第二氧氮化硅层和所述第二非晶碳层，并 通过移除所述光阻图案和所述第二氧氮化硅层来形成隔开物；在所述隔开物和所述多晶硅 层上沉积氧化物层之后执行回蚀工序，并在所述隔开物的侧面上形成间隔物；移除所述隔 开物；以及用所述间隔物作为掩模来蚀刻所述第一氧氮化硅层、所述第一非晶碳层和所述 半导体基板，并移除所述间隔物、所述第一氧氮化硅层和所述第一非晶碳层。根据本专利技术实施例的制造半导体器件的方法还可以包括在形成所述第二沟槽之 后，形成与所述有源区交叉的栅极。根据本专利技术实施例的制造半导体器件的方法还可以包 括在形成所述第二沟槽之后，在所述有源区的存储节点触点区域中形成存储节点触点。根据本专利技术的另一个实施例，一种制造半导体器件的方法包括形成元件隔离层， 从而将氧化物层填充到具有预定深度的沟槽中以在半导体基板中限定有源区；以及在与 所述元件隔离层接触的有源区表面之中，仅在所述有源区的短轴方向的侧壁上形成壁氧化 物。根据本专利技术的一个实施例，一种半导体器件包括元件隔离层，其包含埋入到具 有预设深度的沟槽中的氧化物层并在半导体基板中限定有源区；以及壁氧化物，在与所述 元件隔离层接触的有源区表面之中，所述壁氧化物仅形成在所述有源区的短轴方向的侧壁 上。所述沟槽可以包括线形的第一沟槽，其形成在半导体基板上；以及第二沟槽，其 以均一的间隔将线形的所述有源区分开。埋入到所述第一沟槽中的所述氧化物层可以包括 电介质旋涂(SOD)氧化物层、高密度等离子体(HDP)氧化物层和大纵横比工序(HARP)氧化 物层中的一个或多个。埋入到所述第二沟槽中的所述氧化物层可以包括电介质旋涂(SOD) 氧化物层、高密度等离子体(HDP)氧化物层和大纵横比工序(HARP)氧化物层中的一个或多 个。根据本专利技术实施例的半导体器件还可以包括在所述沟槽的形成有所述壁氧化物 的表面上形成的衬垫氮化物层和衬垫氧化物层。根据本专利技术实施例的半导体器件还可以包 括与所述有源区交叉的栅极。根据本专利技术实施例的半导体器件还可以包括形成于所述有源 区的存储节点触点区域中的存储节点触点。附图说明图Ia和图Ib是示出根据本专利技术示例性实施例的半导体器件的制造方法的平面 图。图加和图2b是分别沿着图Ia中的线A-A，和图Ib中的线B_B，截取的剖视图。图3a至图3d是示出根据本专利技术示例性实施例的半导体器件的制造方法的平面 图。图4是与本专利技术的实施例进行比较的平面图。图fe至图5f是示出根据本专利技术示例性实施例的半导体器件的制造方法的剖视 图。具体实施方式下面，参考附图详细描述本专利技术的实施例。图Ia和图Ib是示出根据本专利技术示例性实施例的半导体器件的制造方法的平面 图。参考图la，半导体器件包括有源区20，其中形成例如栅极、源极和漏极以作为一 个单元进行操作；以及沟槽30，其用于将元件隔离开，在该沟槽中填充有元件隔离层36 (参 见图lb)以使有源区20彼此隔离。元件隔离层36是绝缘层，例如氧化物层。用元件隔离 层36填充沟槽30的方法的实例是浅槽隔离法(STI)。此外，在用元件隔离层36填充沟槽 30之前，执行壁氧化工序来移除有源区20中的等离本文档来自技高网...
【技术保护点】
一种制造半导体器件的方法，所述方法包括：在半导体基板上形成线形的第一沟槽以限定线形的有源区；在所述第一沟槽的表面上形成壁氧化物；形成第二沟槽，所述第二沟槽将所述有源区分成多个分开的有源区；以及用元件隔离层填充表面上形成有所述壁氧化物的所述第一沟槽、以及所述第二沟槽。
【技术特征摘要】
KR 2009-10-5 10-2009-00943271.一种制造半导体器件的方法，所述方法包括在半导体基板上形成线形的第一沟槽以限定线形的有源区； 在所述第一沟槽的表面上形成壁氧化物；形成第二沟槽，所述第二沟槽将所述有源区分成多个分开的有源区；以及 用元件隔离层填充表面上形成有所述壁氧化物的所述第一沟槽、以及所述第二沟槽。2.根据权利要求1所述的方法，还包括在所述壁氧化物形成之后，在形成有所述壁氧化物的所述第一沟槽的表面上形成衬垫 氮化物层和衬垫氧化物层。3.根据权利要求1所述的方法，其中，用所述元件隔离层填充形成有所述壁氧化物的所述第一沟槽、以及所述第二沟槽的步 骤包括在所述半导体基板上形成绝缘层以填充所述第一沟槽和所述第二沟槽；以及 用所述半导体基板作为蚀刻停止层在所述绝缘层上执行化学机械抛光工序，以形成所 述元件隔离层。4.根据权利要求3所述的方法，其中，所述绝缘层包括电介质旋涂氧化物层、高密度等离子体氧化物层和大纵横比工序氧化 物层中的一个或多个。5.根据权利要求1所述的方法，其中， 所述元件隔离层包括氧化物层。6.根据权利要求1所述的方法，其中， 形成所述第一沟槽的步骤包括 在所述半导体基板上形成硬掩模层；在所述硬掩模层的上表面上形成间隔物；以及 用所述间隔物作为掩模来蚀刻所述硬掩模层和所述半导体基板。7.根据权利要求6所述的方法，其中， 形成所述硬掩模层的步骤包括在所述半导体基板上形成第一非晶碳层、第一氧氮化物层、多晶硅层、第二非晶碳层和 第二氧氮化物层。8.根据权利要求6所述的方法，其中， 形成所述间隔物的步骤包括在所述硬掩模层的上表面上形成隔开物； 在所述隔开物和所述硬掩模层上沉积氧化物层；移除所述氧化物层的一部分以在所述隔开物的侧面上形成所述间隔物；以及 移除所述隔开物。9.根据权利要求6所述的方法，其中，所述第一沟槽形成在所述半导体基板的单元区域中，并且所述方法还包括在形成所述间隔物之后，在所述半导体基板的外围区域中形成 图案。10.根据权利要求1所述的方法，其中，形成所述第一沟槽的步骤包括在所述半导体基板上依次形成第一非晶碳层、第一氧氮化物层、多晶硅层、第二非晶碳 层和第二氧氮化物层；...
【专利技术属性】
技术研发人员：金承范，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。