环绕栅极型半导体器件及其制造方法技术

本发明专利技术公开一种环绕栅极型半导体器件及其制造方法。通过将硅锗柱和围绕硅锗柱的硅层用作竖直沟道，该环绕栅极型半导体器件提高了电子和空穴的迁移率。栅电极形成为围绕竖直沟道。当将半导体器件用作ｎＭＯＳＦＥＴ时，由于硅锗柱而产生应变的硅层用作沟道以增加电子迁移率。当将半导体器件用作ｐＭＯＳＦＥＴ时，硅锗柱用作沟道以增加空穴迁移率。由此，无论晶体管为何种类型，半导体器件都可以增强电流供应能力。

【技术实现步骤摘要】

本专利技术涉及一种提高电子和空穴的迁移率的环绕栅极型(all around gate type)半导体器件及其制造方法。
技术介绍
为了制造高集成度的电路，需要半导体更小。然而，若半导体 器件的集成度增加，则可能产生短沟道效应。因此，已经开发出用于防止产生短沟道效应以及用于縮小器件 尺寸的各种方法。在设计成用于使半导体器件小型化并且用于防止产生短沟道效 应的晶体管的理想实例中，环绕栅极型晶体管包括围绕所有沟道的栅 极。在传统晶体管中，沟道宽度随着器件区域的减小而縮短。然而， 在环绕栅极型晶体管中，可以将被栅电极围绕的沟道的所有外围区域 用作沟道，从而增加了沟道的宽度。因此，可以避免由于沟道宽度縮 短所造成的电流减小。近来，已经对具有竖直沟道的环绕栅极型半导体器件进行了各 种研究。然而，在制造具有竖直沟道的环绕栅极型半导体器件时，需 要提高沟道中的电子和空穴的迁移率。
技术实现思路
本专利技术的各个实施例旨在改善环绕栅极型半导体器件的竖直沟 道结构，以增加沟道中的电子和空穴的迁移率。根据本专利技术的一个实施例， 一种环绕栅极型半导体器件包括 竖直沟道柱，其在硅基板上形成并且包含锗；硅层，本文档来自技高网...

【技术保护点】
一种环绕栅极型半导体器件，包括：　竖直沟道柱，其在硅基板上形成并且包含锗；　硅层，其围绕所述竖直沟道柱；以及　栅电极，其围绕所述硅层。

【技术特征摘要】
KR 2008-7-25 10-2008-00728241.一种环绕栅极型半导体器件，包括竖直沟道柱，其在硅基板上形成并且包含锗；硅层，其围绕所述竖直沟道柱；以及栅电极，其围绕所述硅层。2. 根据权利要求所述的环绕栅极型半导体器件，还包括: 第一源极/漏极触点，其连接至所述竖直沟道柱的上表面； 第二源极/漏极触点，其连接至所述硅层；以及 栅极触点，其连接至所述栅电极。3. 根据权利要求l所述的环绕栅极型半导体器件，其中， 所述竖直沟道柱是硅锗(SiGe)柱。4. 根据权利要求3所述的环绕栅极型半导体器件，其中， 所述SiGe柱包含在1%至99%范围内的锗。5. 根据权利要求3所述的环绕栅极型半导体器件，其中， 在所述竖直沟道柱中掺入有p型或n型杂质。6. 根据权利要求3所述的环绕栅极型半导体器件，其中， 所述竖直沟道柱的高度在lnm至500nm的范围内。7. 根据权利要求3所述的环绕栅极型半导体器件，其中， 所述竖直沟道柱的宽度在lnm至300nm的范围内。8. 根据权利要求l所述的环绕栅极型半导体器件，其中， 所述竖直沟道柱仅包含锗。9. 根据权利要求1所述的环绕栅极型半导体器件，其中， 所述硅层的厚度在lnm至500nm的范围内。10. 根据权利要求l所述的环绕栅极型半导体器件，其中， 在所述硅层中掺入有p型或n型杂质。11. 根据权利要求l所述的环绕栅极型半导体器件，还包括 在所述硅层和所述栅电极之间形成...

【专利技术属性】
技术研发人员：张太洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]