精细图案化半导体器件的方法技术

本发明专利技术提供了一种精细图案化半导体器件的方法。为了在集成电路制造期间图案化，第一掩模结构的第一图案被形成，缓冲层在第一掩模结构的暴露表面上形成。此外，第二掩模结构的第二图案在第一掩模结构的侧壁处的缓冲层之间的凹陷中形成。而且，第一掩模结构和第二掩模结构通过旋涂各自的高含碳材料形成。该第一掩模结构和第二掩模结构以比传统的光刻更好的节距图案化目标层。

【技术实现步骤摘要】

本专利技术总地涉及集成电路制造，更具体地，涉及一种精细图案化(fine patterning)半导体器4牛的方法。
技术介绍
期望集成电路(IC)的尺寸随着技术的进步而不断按比例缩小。集成电 路常规地根据光刻技术被图案化。然而，对于实现在纳米范围内的如此较小 的IC尺寸，光刻技术正达到极限。例如，线条分辨率和线条边缘粗糙度受到光致抗蚀剂材料的聚合物分子 的大尺寸的限制。此外，高且细的光致抗蚀剂结构易于图案倒塌。因此，如图1A、 1B、 1C、 1D、 1E和1F所示，已经出现采用分隔物的 双图案化技术(double patterning technology)以实现较小的IC尺寸。参照图 1A,将要被图案化的目标层102形成在半导体村底104上，例如形成在硅衬 底上。具有第一节距的第一掩^t图案106在目标层102上形成。其后在图1B 中， 一层分隔物材料108沉积在包括第一掩模图案106的侧壁和顶表面的^皮 暴露的表面上。接着，参照图1C，分隔物材料108被各向异性地蚀刻以由保留在第一 掩^f莫图案106的侧壁处的分隔物材料108形成分隔物(spacer) 110。其后， 参照图1D，第二掩模材料112被趁式沉积以填充分隔物110之间的空间。 而且在图1E中，第二掩模材料112被向下蚀刻直到保留在分隔物IIO之间 的第二掩才莫材料112形成第二掩模图案114。接着，在图1F中，分隔物110 被去除使得最终掩模图案由第一掩模图案106和第二掩模图案114形成。这 样的最终掩膜图案106和114用于以这样的节距使目标层102图案化，该节 距为单独采用第一掩模图案106的节距的一半或单独采用第二掩模图案114 的节距的一半。参照采用分隔物的反向图案化技术(reverse patterning technology)的图 2，在分隔物110在图1C中形成后，紧接着，第一掩模图案106被蚀刻掉从5而只有分隔物110保留。保留的分隔物110用作用于图案化目标层102的最 终掩模图案。该最终掩模图案110具有为第一掩模图案106的节距的一半的节距。然而，现有技术的双图案化工艺或反向图案化工艺具有高的制造成本、 长的制造时间以及在具有高的深宽比的开口中形成空隙(void)。因此， Miyagawa等人的美国专利No.7， 312， 158中公开了使用緩沖层以在形成最 终掩模图案中实现较好的节距。然而，在Miyagawa等人的专利中，围绕此 緩沖层的材料采用化学气相沉积(CVD)来沉积，化学气相沉积仍易于在具 有高的深宽比的开口中形成空隙。因此，期望具有精细节距的能防止在具有高的深宽比的开口中形成空隙 的图案化。
技术实现思路
在根据本专利技术的集成电路制造期间的图案化方法中，第 一掩模结构的第 一图案被形成，緩沖层在第一掩模结构的暴露表面上形成。此外，第二掩模 结构的第二图案在第一掩模结构的侧壁处的緩冲层之间的凹陷(recess)中 形成。而且，第一掩模结构和第二掩模结构至少之一的每个通过旋涂各自的 材料形成。在本专利技术的示例性实施例中，第一掩模结构和第二掩模结构每个都包括 各自的具有约85到约99重量百分比的碳的高含碳材料。在此情况下，形成 第 一掩模结构的步骤包括如下步骤旋涂有机化合物材料在半导体衬底上； 以及在从约300。C到约550。C的温度下加热有机化合物材料大约30秒到大约 300秒以形成硬化的有机化合物层。然后硬化的有机化合物层被图案化以形 成第一掩模结构。在本专利技术的示例性实施例中，形成第 一掩模结构的步骤还包括在旋涂有 机化合物材料的步骤后，在从大约150。C到大约350。C的温度下加热有机化 合物材料大约60秒。在此情况下，硬化的有机化合物层通过光致抗蚀剂图 案图案化以形成第一掩模结构，光致抗蚀剂的第一节距大于第一掩模结构和 第二掩模结构之间的第二节距。在本专利技术的另 一个实施例中，第 一掩模结构和第二掩才莫结构具有相同的 宽度，緩冲层的厚度基本上与第一掩模结构和第二掩模结构的宽度相同。在本专利技术的又一个实施例中，硬掩模层沉积在硬化的有机化合物层上， 光致抗蚀剂图案在硬掩模层上形成。硬掩模层的被暴露的区域被蚀刻以形成 硬掩模图案，硬化的有机化合物层通过硬掩模图案图案化以形成第 一掩模结构。在本专利技术的另一个实施例中，形成第二掩模结构的步骤包括旋涂有机 化合物材料在緩冲层上；以及在从大约30(TC到大约550。C的温度下加热有 机化合物材料从大约30秒到大约300秒以形成硬化的有机化合物层。此外， 硬化的有机化合物层的部分被蚀刻掉直到保留设置在第一掩模结构的侧壁 处的緩沖层之间的凹陷中的硬化的有机化合物层的部分，从而形成第二掩模 结构。此外，在旋涂有机化合物材料的步骤后，有机化合物材料在从大约 150。C到大约350。C的温度下一皮加热大约60秒。在本专利技术的又一个实施例中，緩冲层的未设置在第二掩才莫结构下方的部 分被蚀刻掉。此外，设置在第一掩模结构和第二掩模结构之下的硬掩模层被 图案化，从而硬掩模层的设置在第 一掩模结构和第二掩模结构下方的部分被 保留以形成硬掩模图案。此外，第一掩模结构和第二掩模结构采用灰化工艺 (ashing process )和/或录'J离工艺(stripping process )净皮同时去除。在本专利技术的另一个实施例中，当图案化第一掩冲莫结构时，部分深度的硬 掩模层的暴露部分被蚀刻掉。緩冲层被沉积在第一掩模结构的暴露部分和硬 掩模层的暴露部分上。在本专利技术的又一个实施例中，设置在硬掩模图案下的至少一个目标层被 图案化。例如，至少一个目标层包括半导体衬底。可选地，至少一个目标层 包括导电材料。在本专利技术的另一个实施例中，第一掩冲莫结构设置在硬掩模层的保留部分 上，第二掩模结构设置在緩冲层和硬掩模层的保留部分上。此外，顶硬掩模 层在第一掩模结构上方被图案化，第一掩模层上方的顶硬掩模层的第一顶高 度基本上与第二掩模结构的第二顶高度相同。在本专利技术的又一个实施例中，第 一掩模结构和第二掩模结构每个都被形 成为具有大于緩冲层的厚度的相同的初始宽度。此外，第一掩模结构和第二 掩模结构的侧壁在蚀刻緩沖层期间都被蚀刻掉，从而第一掩模结构和第二掩 模结构每个都具有小于初始宽度的最终宽度。才艮据在根据本专利技术的另 一个实施例的集成电路制造期间的图案化方法，第 一掩模结构的第 一 图案被形成，緩冲层在第 一掩模结构的暴露表面上形 成。此外，第二掩模结构的第二图案在第一掩模结构的侧壁处的緩冲层之间 的凹陷中形成。第一掩模结构和第二掩模结构每个都包括各自的含碳材料。例如，每个各自的含碳材料具有从大约85到约99重量百分比的碳。可 选地，第一掩模结构和第二掩模结构都包括基本上相同的高含碳材料。在本专利技术的示例性实施例中，第一掩才莫结构和第二掩才莫结构具有相同的 蚀刻选择性。在本专利技术的又一个实施例中，第一掩模结构和第二掩模结构每个都具有 与緩冲层的厚度基本上相等的宽度。可选地，第一掩4莫结构和第二掩才莫结构 每个都具有大于缓冲层的厚度的宽度。如此，目标层被图案化为具有根据常规光刻可能的获得节距的一半的节 距。此外，第一掩模结构和第二掩模结构通过旋涂高含碳材料形成以避免在 具有高的深宽比的开口中形成空隙。此外，第一掩模结本文档来自技高网...

【技术保护点】
一种在集成电路制造期间的图案化方法，所述方法包括：　形成第一掩模结构的第一图案；　在所述第一掩模结构的暴露表面上形成缓冲层；以及　在所述第一掩模结构的侧壁处的所述缓冲层之间的凹陷中形成第二掩模结构的第二图案；　其中所 述第一掩模结构和所述第二掩模结构至少之一的每个通过旋涂各自的材料形成。

【技术特征摘要】
KR 2008-1-7 1824/08;KR 2008-4-2 30784/08;US 2008-71.一种在集成电路制造期间的图案化方法，所述方法包括形成第一掩模结构的第一图案；在所述第一掩模结构的暴露表面上形成缓冲层；以及在所述第一掩模结构的侧壁处的所述缓冲层之间的凹陷中形成第二掩模结构的第二图案；其中所述第一掩模结构和所述第二掩模结构至少之一的每个通过旋涂各自的材料形成。2. 如权利要求1所述的方法，其中所述第一掩模结构和所述第二掩模结 构每个都包括各自的高含碳材料，其具有从大约85到大约99重量百分比的碳。3. 如权利要求2所述的方法，其中形成所述第一掩模结构的步骤包括 旋涂有机化合物材料在半导体衬底上；在从大约300。C到大约550。C的温度下加热所述有机化合物材料从大约 30秒到大约300秒以形成硬化的有机化合物层；以及图案化所述硬化的有机化合物层以形成所述第 一掩模结构。4. 如权利要求3所述的方法，其中形成所述第一掩模结构的步骤还包括在旋涂所述有机化合物材料的步骤后，在从大约15(TC到大约35(TC的 温度下加热所述有机化合物材料大约60秒。5. 如权利要求4所述的方法，其中所述硬化的有机化合物层通过光致抗 蚀剂图案被图案化以形成所述第 一掩模结构，其中所述光致抗蚀剂的第 一节 距大于所述第一掩模结构和所述第二掩模结构之间的第二节距。6. 如权利要求5所述的方法，其中所述第一掩模结构和所述第二掩模结构具有相同的宽度，所述緩沖层的厚度基本上与所述第一掩模结构和所述第 二掩模结构的宽度相同7. 如权利要求3所述的方法，还包括 在所述硬化的有机化合物层上方沉积硬掩模层； 在所述硬掩^f莫层上形成光致抗蚀剂图案；蚀刻所述硬掩模层的被暴露区域以形成硬掩模图案；以及通过所述硬掩模图案图案化所述硬化的有机化合物层以形成所述第一掩模结构。8. 如权利要求2所述的方法，其中形成所述第二掩模结构的步骤包括旋涂有机化合物材料在所述緩沖层上；在从大约300。C到大约550。C的温度下加热所述有机化合物材料从大约30秒到大约300秒以形成硬化的有机化合物层；以及蚀刻掉部分所述硬化的有机化合物层直到所述硬化的有机化合物层的设置在所述第 一掩模结构的侧壁处的所述緩沖层之间的所述凹陷中的部分被保留，从而形成所述第二掩模结构。9. 如权利要求8所述的方法，其中形成所述第二掩才莫结构的所述步骤还包括在旋涂所述有机化合物材料的步骤后，在从大约150。C到大约350。C的温度下加热所述有机化合物材料大约60秒...

【专利技术属性】
技术研发人员：李时镛，金明哲，车知勋，田炅烨，尹东基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]