形成半导体器件的布线层的方法技术

本发明专利技术提供了一种形成半导体器件的布线层的方法，其包括形成具有第一厚度的第一层间绝缘层和在该第一层间绝缘层中形成第一接触塞，该第一厚度对应于将要形成在支撑层上的层间绝缘层的厚度的一部分。该方法还包括在第一接触塞和第一层间绝缘层上形成具有第二厚度的第二层间绝缘层，其中第二厚度对应于层间绝缘层的厚度的其余部分，以及在第二层间绝缘层中形成连接到第一接触塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层。

【技术实现步骤摘要】

本公开涉及一种形成半导体器件的方法，更具体地，本公开涉及一种形 成半导体器件的布线层的方法。
技术介绍
随着半导体器件集成度的增加，构成半导体器件的图案的尺寸已经逐渐减小。具体地，形成在绝缘层(或层间绝缘层(interlayer insulating layer)) 中的以将布线层电连接到图案或硅衬底的接触孔或通孔的尺寸已经减小。而且，由于半导体器件集成度的增加，现在普遍使用多个布线层。在这 点上，形成在布线层之间的绝缘层(或层间绝缘层)的高度增加，从而也增 大了形成在绝缘层中的接触孔或通孔的深宽比(aspectratio)。当具有大的深 宽比的接触孔或通孔通过通常的光刻形成在厚的绝缘层中时，由于光刻的局 限性，接触或通孔可能没有正确地形成在硅衬底中。例如，当接触孔形成在栅图案之间的厚的绝缘层中时，接触孔可能深凹 进硅衬底，或者接触孔可能形成为向栅图案倾斜。由此，填充在接触孔中的 接触塞(contactplug)会被连接到栅图案，从而引起短路。即使当接触孔正 确地形成在绝缘层中时，用于接触塞的金属层可能不会很好地被填充在具有 大的深宽比的接触孔中，从而可能导致接触电阻的增大。另外，当多个接触孔形成在以小的间隔形成的栅图案之间时，由于光刻 的局限性和栅图案之间的小的间隔，可能引起在填充接触孔的接触塞之间的 短路。而且，当布线层未对准接触塞和层间绝缘层时，可能引起在填充接触 孔的接触塞和未对准的布线层之间的短路。而且，当接触孔形成在栅图案之间的厚的绝缘层中从而在晶片级的硅晶 片中形成多个半导体芯片时，形成在半导体芯片或硅晶片中的接触孔的尺寸 或者形状可能不一致。在这种情况下，半导体芯片制造工艺的产量可能显著 地降低，从而可能增加半导体芯片的制造成本。
技术实现思路
本专利技术的示范性实施例提供了，其中通过采用简单的工艺，4^触孔或通孔可以正确地形成在厚的层间绝缘层(或绝 缘层)中，从而在接触孔或通孔中容易地形成接触塞和布线层。根据本专利技术的示范性实施例，提供了。 该方法包括形成具有第 一厚度的第 一层间绝缘层和在该第 一层间绝缘层中 形成第 一接触塞，所述第 一厚度对应于将要在支撑层上形成的层间绝缘层的 厚度的一部分。该方法还包括在第一接触塞和第一层间绝缘层上形成具有 第二厚度的第二层间绝缘层，从而形成层间绝缘层，其中第二厚度对应于层 间绝缘层的厚度的其余部分；以及在第二层间绝缘层中形成连接到第 一接触 塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层。支撑层可以是硅村底，该方法还包括在硅衬底上形成多个栅图案；以 及形成第一接触塞以便接触在栅图案之间的硅衬底。支撑层可以是硅衬底， 该方法还可以包括在硅衬底上形成多个栅图案以及形成覆盖栅图案的蚀刻 终止层(etch-stop layer )。支撑层可以是硅衬底，该方法还可以包括在硅衬底上形成多个栅图案 以及形成第一接触塞以便接触每个栅图案的上部和在栅图案之间的硅衬底。形成第 一接触塞可以包括在第 一层间绝缘层中形成暴露支撑层的接触 孔；以及用第一金属层填充接触孔并平坦化第一金属层。形成第二接触塞可 以包括通过采用单金属镶嵌工艺(damasceneprocess),在第二层间绝缘层 中形成暴露接触孔的通孔并用第二金属层填充通孔以及平坦化第二金属层。根据本专利技术的另一个示范性实施例，提供了一种形成半导体器件的布线 层的方法。该方法包括形成具有第一厚度的第一层间绝缘层，该第一厚度 对应于将要在支撑层上形成的层间绝缘层的厚度的一部分；在第一层间绝缘 层形成第一接触塞；在第一接触塞和第一层间绝缘层上形成具有第二厚度的 第二层间绝缘层，其中第二厚度对应于层间绝缘层厚度的其余部分。该方法 还包括通过采用单金属镶嵌工艺，在第二层间绝缘层中形成连接到第一接 触塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层；在第二接触塞和第二层间绝缘层上形成布线绝缘层；以及通过采用单金属镶 嵌工艺在布线绝缘层中形成连接到第二接触塞的布线层。根据本专利技术的示范性实施例，提供了。该方法包括形成具有第一厚度的第一层间绝缘层，第一厚度对应于将要在 支撑层上形成的层间绝缘层的厚度的一部分；在第一层间绝缘层中形成第一 接触塞；在第 一接触塞和第 一层间绝缘层上形成具有第二厚度的第二层间绝 缘层，其中第二厚度对应于层间绝缘层的厚度的其余部分，从而形成层间绝 缘层；以及在第二层间绝缘层上形成布线绝缘层。该方法还包括在布线绝缘 层和第二层间绝缘层中形成暴露第一接触塞的暴露孔，以及通过采用双金属 镶嵌工艺在暴露孔中填充金属层，从而形成包括第 一接触塞和连接到第 一接 触塞的第二接触塞的局部布线层并同时形成连接到第二接触塞的布线层。附图说明从下面与附图相结合的描述可以更详细地理解本专利技术的示范性实施例， 其中图1是用于示出根据本专利技术的示范性实施例的形成半导体器件的布线层 的方法的平面图2是沿着图1的水平方向(例如，x轴方向)剖取的半导体器件的透 视图，其用于示出；图3是根据本专利技术的示范性实施例形成的半导体器件的截面图； 图4是根据比较例制造的半导体器件的截面线层的方法的截面线层的方法的截面图10和ll是用于示出根据本专利技术的示范性实施例的形成半导体器件的 布线层的方法的截面布线层的方法的截面图；以及布线层的方法的截面图。具体实施例方式现在将参考附图对本专利技术进行更充分地描述，附图中示出了本专利技术的示范性实施例。然而，本专利技术可以实现为许多不同的形式而不应解释为限于此 处列出的示范性实施例。附图中相同的附图标记指示相同的元件。 首先，将描述本专利技术的技术构思。在常规技术中，当布线层形成时，通过利用仅一个光刻步骤，接触塞形 成在在层间绝缘层(或绝缘层)中形成的接触孔或通孔中。但是，根据本发 明的示范性实施例，使用第 一光刻步骤形成接触孔和填充该接触孔的第 一接 触塞以使其具有与层间绝缘层的整个厚度的一部分相对应的高度，然后利用 第二光刻步骤形成连接第 一接触塞的第二接触塞以使其具有与层间绝缘层 的整个厚度的其余部分相对应的高度，从而完成包括第 一接触塞和第二接触 塞的局部布线层(或局部互连层)的制造。可以利用第一和第二光刻步骤形 成局部布线层，但是，如果需要，可选地，可以进行两步或更多步的光刻步 骤以形成局部布线层。例如，形成第 一层间绝缘层以使其具有对应于层间绝缘层的整个厚度的 一部分的第一厚度。利用第一光刻步骤，在第一层间绝缘层中形成接触孔， 然后用第一接触塞填充该接触孔。此外，在第一接触塞和第一层间绝缘层上 形成第二层间绝缘层以使其具有第二厚度，其中第二厚度对应于层间绝缘层 的整个厚度的其余部分，从而完成层间绝缘层的制造。然后，通过利用第二 光刻步骤，暴露第一接触塞的通孔形成在第二层间绝缘层中，连接到第一接 触塞的第二接触塞填充形成在第二层间绝缘层中的通孔，从而完成包括第一 接触塞和第二接触塞的局部布线层的制造。同样地，具有低深宽比的接触孔可以通过蚀刻比层间绝缘层更薄的第一 层间绝缘层形成，从而避免当形成第一层间绝缘层时的可能的蚀刻困难以及 防止当形成第一接触塞时金属层对接触孔的不良填充。例如，第一接触塞由 鵠形成，第二接触塞由铜或铑形成，从而与接触孔用鴒填充以便形成接触塞 的情况相比，显著降本文档来自技高网...

【技术保护点】
一种形成半导体器件的布线层的方法，所述方法包括：　形成具有第一厚度的第一层间绝缘层，所述第一厚度与将要在支撑层上形成的层间绝缘层的厚度的一部分相对应；　在所述第一层间绝缘层中形成第一接触塞；　在所述第一接触塞和所述第一层间 绝缘层上形成具有第二厚度的第二层间绝缘层，从而形成所述层间绝缘层，其中所述第二厚度与所述层间绝缘层的厚度的其余部分相对应；　在所述第二层间绝缘层中形成连接到所述第一接触塞的第二接触塞，从而形成包括所述第一接触塞和所述第二接触塞的局部布 线层。

【技术特征摘要】
KR 2008-3-5 20582/081.一种形成半导体器件的布线层的方法，所述方法包括形成具有第一厚度的第一层间绝缘层，所述第一厚度与将要在支撑层上形成的层间绝缘层的厚度的一部分相对应；在所述第一层间绝缘层中形成第一接触塞；在所述第一接触塞和所述第一层间绝缘层上形成具有第二厚度的第二层间绝缘层，从而形成所述层间绝缘层，其中所述第二厚度与所述层间绝缘层的厚度的其余部分相对应；在所述第二层间绝缘层中形成连接到所述第一接触塞的第二接触塞，从而形成包括所述第一接触塞和所述第二接触塞的局部布线层。2. 如权利要求1所述的方法，其中所述第一厚度是所述层间绝缘层的厚 度的一半或小于一半。3. 如权利要求1所述的方法，其中所述支撑层是硅衬底或掺有杂质的多 晶硅层之一。4. 如权利要求1所述的方法，其中所述支撑层是硅衬底，所述方法还包括在所述硅衬底上形成多个栅图案；以及形成所述第一接触塞以便接触在所述栅图案之间的所述硅衬底。5. 如权利要求4所述的方法，其中所述第一厚度大于每个所述栅图案的厚度。6. 如权利要求1所述的方法，其中所述支撑层是硅衬底，所述方法还包括在所述硅衬底上形成多个栅图案；以及 形成覆盖所述栅图案的蚀刻终止层。7. 如权利要求1所述的方法，其中所述支撑层是硅衬底，所述方法还包括在所述硅衬底上形成多个栅图案；以及形成所述第一接触塞以便接触每个所述栅图案的上部和在所述栅图案 之间的所述硅衬底。8. 如权利要求1所述的方法，其中所述第一接触塞的所述形成包括在所述第一层间绝缘层中形成暴露所述支撑层的接触孔；以及用第一金属层填 充所述接触孔并平坦化所述第一金属层；以及所述第二接触塞的所述形成包括在所述第二层间绝缘层中形成暴露所 述接触孔的通孔；以及通过采用单金属镶嵌工艺，用第二金属层填充所述通 孔并平坦化所述第二金属层。9. 如权利要求1所述的方法，还包括在所述第二接触塞和所述第二层间绝缘层上形成布线绝缘层； 在所述布线绝缘层中形成连接到所述第二接触塞的布线层。10. 如权利要求9所述的方法，其中所述布线层的所述形成包括 在所述布线绝缘层中形成暴露所述第二接触塞的沟槽；以及通过采用单金属镶嵌工艺，用第三金属层填充所述沟槽并平坦化所述第三金属层。11. 如权利要求9所述的方法，还包括在所述布线绝缘层和所述第二层间绝缘层中形成在其上暴露所述第一 接触塞的暴露孔；以及通过采用双金属镶嵌工艺在所述暴露孔中填充金属层，从而形成包括所 述第一接触塞和连接到所述第一接触塞的所述第二接触塞的局部布线层并 同时形成连接到所述第二接触塞的布线层。12. 如权利要求l所述的方法，其中所述第一接触塞的所述形成包括 在所述第一层间绝缘层中形成暴露所述支撑层的接触孔；在所述接触孔的内 壁上形成另外的绝缘层以便减小所述接触孔的直径；以及在形成有所述另外 的绝缘层的所述接触孔中填充金属层。13. —种形成半导体器件的布线层的方法，该方法包括形成具有第 一厚度的第 一层间绝缘层，所述第 一厚度对应于将要在支撑 层上形成的层间绝缘层的厚度的一部分；在所述第 一层间绝缘层中...

【专利技术属性】
技术研发人员：郑武京，李宣姃，朴基澈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]