半导体器件和制造半导体器件的方法技术

本发明专利技术提供一种半导体器件和制造半导体器件的方法。该制造半导体器件的方法能降低半导体器件的材料成本和制造成本，该方法包括：形成硅金属陶瓷膜；形成保护硅金属陶瓷膜的保护膜；通过等离子体蚀刻保护膜来制造接触孔。在该方法中，用于检测等离子体蚀刻终点的蚀刻检测层被形成为与保护膜接触；保护膜和蚀刻检测层中的至少一个包含保护膜和蚀刻检测层这两者不共有的元素；以及在制造接触孔时，基于这两者不共有元素的等离子体发射来检测保护膜的等离子体蚀刻终点。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法。具体而言，本专利技术涉及一种获得稳定的高电阻值的半导体器件及其制造方法。
技术介绍
作为处理高频信号的模拟集成电路的半导体芯片，诸如高频功率放大器和高频天 线开关，使用其中诸如晶体管、电感器、电容器和电阻器的元件形成在一个芯片上的单片微 波集成电路(匪IC)，以便满足更高集成的需求。 作为在半导体芯片上形成的晶体管，使用下面中的一种III-V族化合物半导体 金属半导体场效应晶体管(MESFET);称为高电子迁移率晶体管(HEMT)的晶体管，其中改善 了 MESFET的高频特性和噪声特性(在下文中，MESFET和HEMT有时统称为FET);以及异质 结双极晶体管(HBT)。 作为在半导体芯片上形成的电阻器，例如使用其中可以获得高方块电阻的诸如 TaSi02的硅金属陶瓷膜，以便满足半导体元件更高集成的需求。硅金属陶瓷膜的厚度需要 为约lOOnm到300nm以便得到高方块电阻。 然而，在制造工艺期间，存在的情况是，当制造由诸如Au或Al的电极布线连接诸 如MSFET、 HEMT或HBT的晶体管和硅金属陶瓷膜的接触孔时，硅金属陶瓷材料容易被氢氟 酸、氟气、氯气等蚀刻。 由于以上原因，电极布线与硅金属陶瓷膜之间的接触电阻不正常地变高，在一些 情况下，这会使得不能获得正常的电阻值。另外，由于电极布线与硅金属陶瓷膜之间的接触 面积的显著减小，所以会产生局部集中的电流和电场，在一些情况下这会使可靠性劣化。 图6是日本未审专利申请公布No. 2003-163270中公开的半导体器件的横截面图。 半导体器件25包括由TaSi02制成的电阻器膜(硅金属陶瓷膜)21，其形成在衬底18上的 第一绝缘膜19上；以及第二绝缘膜20，其覆盖电阻器膜21并且具有用于通过电流的接触 孔23。半导体器件25还包括第一低电阻金属膜22和第二低电阻金属膜24，所述第一低电 阻金属膜22被形成为与硅金属陶瓷膜21相接触并且至少覆盖接触孔23，所述第二低电阻 金属膜24通过接触孔23 (其是填充接触孔的低电阻金属)连接到第一低电阻金属膜22，其 中第一低电阻金属膜22和第二低电阻金属膜24位于彼此的顶部上。在日本未审专利申请 公布No. 2003-163270中公开的半导体器件25中，低电阻金属膜22和24中的至少一个的 材料使用金。 在日本未审专利申请公布No. 2003-163270中公开的半导体器件25中，由于由Au 制成的第一低电阻金属膜22形成在由TaSi02制成的硅金属陶瓷膜21上，所以可以在不直 接蚀刻硅金属陶瓷膜21的情况下制造接触孔23。另外，由于绝缘膜和Au的蚀刻选择性高， 所以可以执行足够大的过蚀刻，并由此稳定地制造接触孔。
技术实现思路
然而，在日本未审专利申请公布No. 2003-163270中公开的半导体器件和制造半 导体器件的方法中，使用金作为低电阻金属膜，并且需要光致抗蚀剂(PR)步骤和用于形成 低电阻金属膜的形成步骤，这显著增加了材料成本和制造成本。 本专利技术实施例的第一示范性方面是一种制造半导体器件的方法，所述方法包括形成硅金属陶瓷膜；形成保护硅金属陶瓷膜的保护膜；以及用等离子体蚀刻保护膜来制造接触孔。在该方法中，用于检测等离子体蚀刻终点的蚀刻检测层被形成为与保护膜相接触，保护膜和蚀刻检测层中的至少一个包含保护膜和蚀刻检测层这两者不共有的元素，并且在制造接触孔时基于这两者不共有的元素的等离子体发射来检测保护膜的蚀刻终点。 通过使用根据该示范性实施例的制造半导体器件的方法，由于它具有检测蚀刻终点的能力，所以可以消除对在硅金属陶瓷膜上形成膜诸如金的低电阻膜的需要，并且还可以精确地制造接触孔，从而能够降低材料成本和制造成本。 本专利技术实施例的第二示范性方面是一种半导体器件，所述半导体器件包括硅金属陶瓷膜；保护膜，其保护硅金属陶瓷膜；蚀刻检测层，其被形成为与保护膜相接触；以及布线，其填充在保护膜中制造的接触孔并且连接到硅金属陶瓷膜。在该半导体器件中，保护膜和蚀刻检测层中的至少一个包含保护膜和蚀刻检测层这两者不共有的元素。 在该结构中，由于它具有检测蚀刻终点的能力，所以可以消除对在硅金属陶瓷膜上形成诸如金的低电阻膜的需要，并且还可以精确地制造接触孔，从而能够降低材料成本和制造成本。 根据上述的本专利技术实施例的示范性方面，能够提供一种能降低半导体器件的材料 成本和制造成本的半导体器件及其制造方法。附图说明 从结合附图对下面的一些示范性实施例进行的描述，以上和其他示范性方面、优 势和特征将变得更加明显，其中 图1是根据第一示范性实施例的半导体器件的横截面图； 图2是根据第二示范性实施例的半导体器件的横截面图； 图3A到3F是根据第一示范性实施例的制造半导体器件的方法的横截面图； 图4A到4E是根据第二示范性实施例的制造半导体器件的方法的横截面图； 图5是示出在使用SiN膜作为保护膜以及使用Si02膜作为蚀刻检测层的情况下 的发射强度(在421nm的波带中)的图；以及 图6是根据现有技术的半导体器件的横截面图。具体实施例方式下面参考附图来描述本专利技术的示范性实施例。 首先将描述本专利技术的概要，之后将以示范性实施例来详细描述。 根据该示范性实施例的制造半导体器件的方法包括以下步骤(参见图3A到3F， 4A到4E):形成硅金属陶瓷膜5或13的步骤(图3A，图4B);形成保护硅金属陶瓷膜5或13的保护膜4或12的步骤(图3C，图4C);以及用等离子体蚀刻保护膜4或12来制造接触孔6或14的开口步骤(图3D，图4D)。 另外，在开口步骤中用于检测蚀刻终点的蚀刻检测层3或11被形成为与保护膜4 或12相接触。保护膜4或12以及蚀刻检测层3或11中的至少一个包含保护膜和蚀刻检 测层这两者不共有的元素(其是与这两者共有元素不同的元素)。 另外，在开口步骤中，基于这两者不共有元素的等离子体发射来检测保护膜4或 12的蚀刻终点。基于等离子体发射检测保护膜4或12的蚀刻终点指的是以下情况。 保护膜4或12包含这两者(保护膜4或12以及蚀刻检测层3或11)不共有的元 素的情况。 在这种情况下，在蚀刻保护膜4或12期间检测这两者不共有元素的等离子体发 射。当蚀刻达到蚀刻检测层3或11时，这两者不共有的元素的等离子体发射消失(或减 弱)，该时刻对应于蚀刻终点。 蚀刻检测层3或11包含这两者(保护膜4或12以及蚀刻检测层3或11)不共有 的元素的情况。 在这种情况下，在蚀刻保护膜4或12期间监控这两者不共有元素的等离子体发 射。由于保护膜4或12不包含这两者不共有的元素，因此在蚀刻保护膜4或12期间不会 检测这两者不共有的元素。当蚀刻达到蚀刻检测层3或11时，就会检测到这两者不共有元 素的等离子体发射，该时刻对应于蚀刻终点。 保护膜4或12以及蚀刻检测层3或11这两者都包含这两者不共有的元素的情况。 在这种情况下，通过监控仅在保护膜4或12中包含的元素或仅在蚀刻检测层3或 11中包含的元素，来检测蚀刻终点。 具体地，在通过使用仅在保护膜4或12中包含的元素来检测蚀刻终点的情况下，在 蚀刻保护膜4或12期间检测仅在保护膜4或12中包含的元素的等离子体发射。当蚀刻达到 蚀刻检测层3或11时，检测到的等本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：形成硅金属陶瓷膜；形成保护所述硅金属陶瓷膜的保护膜；以及通过等离子体蚀刻所述保护膜来制造接触孔，其中在制造所述接触孔时用于检测等离子体蚀刻终点的蚀刻检测层被形成为与所述保护膜接触，所述保护膜和所述蚀刻检测层中的至少一个包含所述保护膜和所述蚀刻检测层这两者不共有的元素，以及在制造所述接触孔时，基于所述保护膜和所述蚀刻检测层不共有的元素的等离子体发射来检测所述保护膜的等离子体蚀刻终点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黑泽直人，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]