半导体存储器件结及其形成方法技术

本发明专利技术涉及一种半导体存储器件结及其形成方法。该半导体存储器件结可包括其上形成有栅极线的半导体衬底以及结，所述结包括通过将不同摩尔质量的杂质注入栅极线之间的半导体衬底中形成的第一和第二结元件。该半导体存储器件结的形成方法可包括：提供具有栅极线的半导体衬底；沿着包括栅极线的半导体衬底的表面形成辅助层；将杂质注入栅极线之间的半导体衬底内，以形成第一结元件；以及将杂质注入所述半导体衬底内，以形成第二结元件，其中用以形成第一结元件和第二结元件而注入的杂质的摩尔质量互不相同。

【技术实现步骤摘要】

本专利技术一般涉及半导体存储器件的结及其形成方法，其可改善编程 千扰特性(program disturbance property)。
技术介绍
半导体存储器件包括储存数据的多个存储单元以及转移驱动电压 的多个晶体管。快闪存储器件例如包括串联连接的多个存储单元而形成 单元串(string)。在每个单元串的两端形成选择晶体管。形成在不同单元 串中的存储单元通过字线电连接，选择晶体管通过选择线电连接。图l是说明形成半导体存储器件的结的传统方法的截面图。参照图 1，在半导体衬底10上形成选择线SL以及多个字线WL0与WL1(为了 方便说明起见，仅表示两个)。具体地，各选择线SL以及字线WL0和 WL1可具有包括隧道绝缘层12、用于浮置栅极的第一导电层14、介电 层16、用于控制栅极的第二导电层18以及栅极掩模图案20的堆叠结构。 在选择线SL与字线WL0和WL1之间以及在字线WL0与WL1之间形 成结10a。结10a彼此电连接。通常，通过将N型杂质(例如，磷(P))注 入半导体衬底中来形成结10a。特别是，在快闪存储器件的编程操作时，除了所选择的单元串(包括 欲编程的单元)以外，单元串阱本文档来自技高网...

【技术保护点】
一种制品，包括：　其上形成有栅极线的半导体衬底；和　结，所述结包括在所述栅极线之间的所述半导体衬底中形成的第一和第二结元件，其中所述第一结元件包含杂质的摩尔质量与所述第二结元件包含杂质的摩尔质量不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：孙玄洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[]