【技术实现步骤摘要】
本专利技术涉及集成电路以及制造半导体器件的方法。更具体地，本专利技术提供用于制造具有超浅轻度掺杂的漏极区的MOS器件的方法和结 构。但是，应认识到本专利技术具有宽得多的应用范围。
技术介绍
集成电路已经从制造在单个硅芯片上的少量互连器件发展到数百 万个器件。常规集成电路具有远超过原来设想的性能和复杂性。为了实 现复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)的改 进，亦称器件"几何尺寸"的最小器件特征的尺寸也随着每代集成电路 变得越来越小。增加电路密度不仅改善集成电路的复杂性和性能，而且为消费者提 供较低成本的部件。集成电路或芯片的制造设备可花费数亿或甚至数十 亿美元。各个制造设备将具有一定的晶片生产能力，并且各个晶片会在 其上具有若干集成电路。因此，通过使得集成电路的单个器件更小，可 以在每个晶片上制造更多的器件，因此增加制造设备的产出。使器件更 小非常具有挑战性，这是因为集成电路构造中使用的每个工艺具有限 制。即，给定工艺通常仅能加工小至一定的特征尺寸，然后需要改变工 艺或器件布局。这种限制的一个例子是在超浅源极漏极区处理中。随着器件线宽降 低，需...
【技术保护点】
一种形成具有超浅轻度掺杂的扩散区的ＭＯＳ器件的方法，所述方法包括： 提供包含表面区域的半导体衬底； 提供覆盖所述表面区域的栅极介电层； 形成覆盖所述栅极介电层一部分的栅极结构； 利用所述栅极结构作为掩模，使用锗物质实施第一注入工艺，以在所述半导体衬底中在轻度掺杂的漏极区内形成非晶区； 利用所述栅极结构作为掩模，使用Ｐ型杂质和碳物质在所述轻度掺杂的漏极区中实施第二注入工艺； 在所述轻度掺杂的漏极区中，进行第一热过程以活化所述Ｐ型杂质；形成覆盖所述栅极结构一部分的侧壁隔离物； 利用所述栅极结构和所述侧壁隔离物作为掩模层，使用第一杂质实施第三注入工艺，以在邻近所述栅极结构的所述半...
【技术特征摘要】
【专利技术属性】
技术研发人员：李家豪，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。