A method of manufacturing a lightly doped drain of the transistor, which comprises the following steps: providing a semiconductor substrate, the semiconductor substrate surface has a gate stack structure; in the production of the surface of the semiconductor substrate into the barrier layer, forming a lightly doped drain region of the first pre defined location; ion implantation doping a semiconductor substrate, forming light doped a drain region; making the side wall in the gate stack structure side; the second doped ion implantation lightly doped drain region in the semiconductor substrate on the semiconductor substrate; annealing. The surface of the semiconductor substrate doping concentration gradient distribution, the gradient distribution of the surface of the semiconductor substrate doping concentration further caused by surface electric field gradient distribution, the distribution of surface electric field becomes relatively smooth, improve the tolerance of transistor voltage, reduce the maximum surface electric field intensity, which can reduce the transistor leakage current in shutdown condition value.
【技术实现步骤摘要】
本专利技术涉及集成电路制造领域，尤其涉及具有轻掺杂漏极的晶体管的制造 方法。
技术介绍
晶体管，尤其是"金属-半导体-氧化物"场效应晶体管(MOSFET)，是集成 电路中最常见的元件之一。漏电电流是衡量晶体管性能的重要指标。漏电电流 越低意味着晶体管对电流的控制能力越强。采用轻掺杂漏极(LDD)技术是目前在晶体管制造领域常见的技术之一。 该技术是采用与漏极相同的掺杂离子注入漏极与导电沟道之间的区域，形成的 掺杂浓度小于漏极的掺杂浓度，形成所谓的轻掺杂漏极结构。这种结构的作用 是提高源极和漏极掺杂区域之间的沟道长度，抑制短沟道效应，从而降低晶体 管在关断状态下源极和漏极之间的漏电电流。关于LDD工艺的详细叙述，可 以参考申请号为200510069615.0的中国专利申请以及与半导体工艺有关的书飽 禾曰。但是，随着器件尺寸的不断降低，栅极长度不断减小，现有LDD技术已 经不足以将晶体管的漏电电流抑制在所希望的范围之内。因此需要改进现有的 LDD技术进一步抑制源极和漏极之间的漏电电流。
技术实现思路
本专利技术所要解决的技术问题是，提供一种晶体管的制造方法，改进现有的 L...
【技术保护点】
一种具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，包括如下步骤： 提供半导体衬底，所述半导体衬底表面具有栅堆叠结构； 在半导体衬底表面制作注入阻挡层，界定预形成轻掺杂漏极区域的位置； 将第一掺杂离子注入半导体衬底中，形 成轻掺杂漏极区域； 在栅堆叠结构侧面制作侧墙； 将第二掺杂离子注入半导体衬底中的轻掺杂漏极区域； 对半导体衬底进行退火处理。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。