一种纳米环栅ＭＯＳＦＥＴ晶体管及其制备方法技术

本发明专利技术公开了一种纳米环栅ＭＯＳＦＥＴ晶体管及其制备方法。该方法依次包括如下步骤：在衬底上生长隔离层，背栅介质层及隔离层，光刻该介质层之上的隔离层，得到背栅电极的图形，淀积牺牲侧壁介质层，致密，于该层光刻１００纳米以内、半圆形截面的线条，淀积无定形硅介质层，并金属诱导为多晶硅晶化介质层，得到沟道区介质层，光刻该介质层，得到沟道区，生长隔离层，淀积多晶硅栅介质层，再以该栅介质层为掩膜离子注入，光刻背栅介质层得到背栅的预刻孔，在多晶硅栅介质层上，淀积钝化层，光刻得到接触孔，溅铝。该方法将硅基ｎａｎｏｗｉｒｅ场效应器件与传统“ｓｃａｌｉｎｇ　ｄｏｗｎ”加工方法相兼容，工艺简单，易于控制，所得晶体管具有高驱动能力，易于工艺实现，有望在未来的纳米集成电路中得到应用。

Nano ring gate MOSFET transistor and preparation method thereof

The invention discloses a nano ring gate MOSFET transistor and a preparation method thereof. The method comprises the following steps: isolation layer grown on the substrate, the back gate dielectric layer and isolation layer, the dielectric layer on the photoresist layer, get back gate electrode pattern, depositing sacrificial sidewall dielectric layer, the layer is dense, within 100 nm lithography semi circular section lines, deposition of amorphous silicon dielectric layer and metal induced crystallization of polycrystalline silicon as dielectric layer, get the channel region of dielectric layer, the dielectric layer by photolithography, a channel region, the growth of isolation layer, depositing polysilicon gate dielectric layer, then the gate dielectric layer for ion implantation mask lithography, back gate dielectric layer by back gate preetching hole and in the polysilicon gate dielectric layer, a passivation layer is deposited by photolithography sputtering aluminum contact holes. The method of silicon nanowire field effect devices with the traditional \scaling down\ processing method is compatible, simple process, easy control, the transistor has a high driving capability, easy to process, is expected to be used in the nano integrated circuit in the future.

【技术实现步骤摘要】

本专利技术涉及半导体建成电路及其制造
，特别涉及一种纳米环栅MOSFET 晶体管及其制备方法。
技术介绍
CMOS (互补金属氧化物半导体)技术是当今集成电路的主流技术。随着器件尺 寸的不断縮小，集成度呈指数增长，电路性能也不断得到改善。但是随着MOSFET 器件的特征尺寸进入到深亚微米以及纳米的范围，短沟效应将对器件性能带来重要影 响，与此同时传统的器件结构以及制备工艺也遇到了新的挑战。为了延续摩尔定律的 有效性，新的器件结构如双栅器件，FINFET等以及其制备方法在近年被广泛研究。 其中，环栅结构(GAA， Gate All Around) MOSFET在抑止短沟效应，提高电流控制 等方面的优越能力，使得其是成为未来MOSFET器件结构的最有力竞争者之一。但是 由于GAA MOSFET的结构相对复杂，如何顺利解决这种器件结构的制备对集成电路 的发展有重要意义。
技术实现思路
本专利技术的目的是提供一种纳米环栅MOSFET晶体管及其制备方法。 本专利技术提供的制备纳米环栅MOSFET晶体管的方法，依次包括如下步骤1) 在半导体衬底上生长隔离层；2) 在步骤l)的隔离层之上，本文档来自技高网...

【技术保护点】
一种制备纳米环栅ＭＯＳＦＥＴ晶体管的方法，依次包括如下步骤：　１）在半导体衬底上生长隔离层；　２）在所述步骤１）的隔离层之上，依次生长背栅介质层及隔离层；　３）光刻所述步骤２）得到的隔离层，得到刻有背栅电极图形的隔离层；４）在所述刻有背栅电极图形的隔离层之上，淀积一层牺牲侧壁介质层，并致密；　５）在所述牺牲侧壁介质层上光刻０．４－１．０微米的线条；　６）将所述步骤５）所得光刻线条的尺寸减小到２００－４００纳米，并使所述光刻线条的截面为矩形；　７）刻蚀所述步骤６）得到的光刻线条，使所述光刻线条的截面为半圆形，尺寸减小到１００纳米以内；　８）在所述步骤７）所得刻有光刻线条的牺牲侧壁介质层之上，淀积...

【技术特征摘要】
1、一种制备纳米环栅MOSFET晶体管的方法，依次包括如下步骤1)在半导体衬底上生长隔离层；2)在所述步骤1)的隔离层之上，依次生长背栅介质层及隔离层；3)光刻所述步骤2)得到的隔离层，得到刻有背栅电极图形的隔离层；4)在所述刻有背栅电极图形的隔离层之上，淀积一层牺牲侧壁介质层，并致密；5)在所述牺牲侧壁介质层上光刻0.4-1.0微米的线条；6)将所述步骤5)所得光刻线条的尺寸减小到200-400纳米，并使所述光刻线条的截面为矩形；7)刻蚀所述步骤6)得到的光刻线条，使所述光刻线条的截面为半圆形，尺寸减小到100纳米以内；8)在所述步骤7)所得刻有光刻线条的牺牲侧壁介质层之上，淀积无定形硅介质层，并使所述无定形硅介质层转变为金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管沟道区的介质层；9)光刻所述步骤8)所得金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管的沟道区；10)在所述步骤9)所得含有沟道区的金属诱导多晶硅晶化介质层之上，生长一层二氧化硅作为隔离层，并淀积一层多晶硅栅介质层；11)以所述步骤10)所得多晶硅栅介质层为掩膜，进行离子注入；12)光刻所述步骤2)所得背栅介质层，得到背栅的预刻孔；13)在所述多晶硅栅介质层之上，依次淀积二氧化硅作为钝化层，光刻所述二氧化硅层得到接触孔，溅铝，得到所述纳米环栅MOSFET晶体管。2、 根据权利要求1所述制备方法，其特征在于所述步骤l)中，所述半导体衬 底选自Si、 Ge、 SiGe或GaAs，或II-VI、 III-V或IV-IV族的二元和三元化合物半...

【专利技术属性】
技术研发人员：边伟，何进，
申请(专利权)人：北京大学，
类型：发明
国别省市：11[中国|北京]