掺杂区、阱区形成方法和基底图形化方法技术

一种掺杂区形成方法，包括：在基底上形成栅极；在具有所述栅极的基底上形成图形化的抗蚀剂层；以所述抗蚀剂层为掩模，对具有所述栅极的基底执行离子注入操作；利用缓冲气体去除所述抗蚀剂层，形成掺杂区。本发明专利技术还提供了一种阱区形成方法和一种基底图形化方法。可减小完成清洗操作后在所述掺杂区、阱区或基底表面产生凹陷的深度。

Doping region, well region forming method and substrate graphic method

A doped region forming method includes: a gate electrode formed on a substrate; forming a patterned resist layer on the substrate with the gate electrode; with the resist layer as a mask, into operation on the base with the gate of the executive ion; removing the photoresist layer by buffer gas, forming a doping region. The invention also provides a method for forming a well region and a method of base patterning. A depression depth can be generated in the doped region, the well region, or the base surface after the cleaning operation is reduced.

【技术实现步骤摘要】

本专利技术涉及制造
，特别涉及一种掺杂区、阱区形成方法和 基底图形化方法。
技术介绍
掺杂区包含轻掺杂区和重掺杂区。所述轻掺杂区包含轻掺杂漏注入(Lightly Doped Drain, LDD)区及袋式(Pocket)离子注入区，所述 轻掺杂区用于定义M0S器件的源漏扩展区。LDD杂质位于栅极下方紧贴沟 道区边缘，Pocket杂质位于LDD区下方紧贴沟道区边缘，均为源/漏区提 供杂质浓度梯度。所述重掺杂区包含源/漏区。通常，以形成所述轻掺杂区为例，其步骤包括如图la所示，在基底 10上形成栅极20;如图lb所示，在具有所述栅极20的基底10上形成图形 化的抗蚀剂层30;如图lc所示，以所述抗蚀剂层30为掩;^莫，对具有所述 栅极20的基底10执行离子注入操作；如图ld所示，去除所述抗蚀剂层， 形成掺杂区40。如2006年10月4日公布的公开号为"CN 1842896A"的中国专利申请提 供的一种轻掺杂离子注入后的清洗方法中所提到的，当前，去除所述抗 蚀剂层的步骤包括首先，以向抗蚀剂层进行氧等离子体照射(即，氧 气灰化，02 ashing)的方式，去除部分所述抗蚀剂层；随后，本文档来自技高网...

【技术保护点】
一种掺杂区形成方法，其特征在于，包括：　在基底上形成栅极；　在具有所述栅极的基底上形成图形化的抗蚀剂层；　以所述抗蚀剂层为掩模，对具有所述栅极的基底执行离子注入操作；　利用缓冲气体去除所述抗蚀剂层，形成掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩宝东，韩秋华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]