栅极及其形成方法技术

一种栅极形成方法，包括，在基底上形成多晶硅层；执行所述多晶硅层的第一刻蚀操作；以包含溴基气体的刻蚀气体执行所述多晶硅层的第二刻蚀操作，形成栅极；若获得垂直于所述基底的栅极时，通入的所述溴基气体的流量为ａ↓［０］，则通入所述溴基气体时的流量ａ大于ａ↓［０］。一种栅极，所述栅极形成于基底上，所述栅极包含多晶硅层，所述多晶硅层包括顶壁、与所述顶壁相对的底壁和由所述底壁边缘向上延伸后与顶壁接合的侧壁，至少部分所述侧壁与底壁间的夹角小于９０度。可在保持沟道电学长度不变的情况下，扩大所述栅极与漏极的交叠区域，改善热载流子效应。

Grid and method of forming the same

A method for forming grid, including a polysilicon layer is formed on the substrate; performing a first etching the polysilicon layer; second etching operation, the etching gas containing bromine based gas to perform the polycrystalline silicon layer, forming a gate; if the gate perpendicular to the substrate, the bromine gas into the flow rate is a down 0, while access to the bromo gas flow when a is greater than a: 0. A gate, the gate electrode is formed on the substrate, the gate electrode includes a polysilicon layer, the polysilicon layer comprises a top wall, and the top wall and bottom wall opposite from the bottom wall edge extends up to the top wall joint side wall angle at least part of the side wall and the bottom the wall is less than 90 degrees. The overlap region of the gate and drain can be extended to improve the hot carrier effect while maintaining the channel electrical length unchanged.

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。
技术介绍
在半导体制造工艺中，日益增加的需求不断推动半导体制造工艺向着高集成度低功耗的方向发展。但是，随着芯片尺寸的减小，芯片的供电电压、工作电压并没有相应减少很多，所以相应的电场强度增加了，导致了电子的运动速率增加。当高能量的电子与晶格发生碰撞，就会使晶格原子电离，产生电子和空穴对，其中部分电子由于散射改变运动方向，就能克服氧化层势垒，进入栅氧化层，造成器件的电学参数退化，这种效应称为热载流子效应。所述热载流子效应会增加丽os的阈值电压，减小PMOS的阈值电压。会导致MOS特性的退化，影响的参数包括阈值电压VT、跨导g^，亚阈值斜率St，饱和电流Ids"等，并产生长期的可靠性问题。衬底电流Isub可用来监控器件受热载流子影响的退化程度，并预测器件的寿命。其原因是横向最大电场Emax越大，电子于晶格发生碰撞造成的电子-空穴越多，而空穴电流都被衬底收集，从而Isub就越大。业内习知的解决热载流子效应的方法包括 一、对漏端采取特殊工艺以使电场的尖峰变圆；具体有以下几种结构，如选用磷掺杂漏区、双扩散漏区或改善轻掺杂漏区，通过改善轻掺杂漏区本文档来自技高网...

【技术保护点】
一种栅极，所述栅极形成于基底上，所述栅极包含多晶硅层，所述多晶硅层包括顶壁、与所述顶壁相对的底壁和由所述底壁边缘向上延伸后与顶壁接合的侧壁，其特征在于：至少部分所述侧壁与底壁间的夹角小于９０度。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴永坚，甘正浩，廖金昌，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]