多重栅极装置制造方法及图纸

一种多重栅极装置，包含第一晶体管和第二晶体管。第一晶体管包含第一和第二磊晶层，由第一半导体材料组成。第二磊晶层配置于第一磊晶层上方。第一晶体管也包含第一栅极介电层和第一金属栅极层，第一栅极介电层环绕第一和第二磊晶层且从第一磊晶层的顶面延伸至第二磊晶层的底面，第一金属栅极层环绕第一栅极介电层。第二晶体管包含由第一半导体材料组成的第三磊晶层及由第二半导体组成的第四磊晶层，第四磊晶层直接配置于第三磊晶层上。第二晶体管也包含第二栅极介电层，且配置于第三和第四磊晶层上方且第二金属栅极层配置于第二栅极介电层上方。

Multiple gate device

A multiple gate device includes a first transistor and a second transistor. The first transistor comprises a first and a second epitaxial layer composed of a first semiconductor material. The second epitaxial layer is arranged above the first epitaxial layer. The first transistor includes a first gate dielectric layer and the first metal gate layer, a first gate dielectric layer surrounding the first and second Er Lei crystal layer from the top surface and extends to the second epitaxial layer of the first epitaxial layer of the bottom surface of the first metal gate layer surrounding the first gate dielectric layer. The second transistor comprises a third epitaxial layer composed of a first semiconductor material and a fourth epitaxial layer composed of second semiconductors, and the fourth epitaxial layer is directly arranged on the third epitaxial layer. The second transistor also comprises a second gate dielectric layer disposed above the third and fourth epitaxial layers, and the second metal gate layer is disposed over the second gate dielectric layer.

【技术实现步骤摘要】
多重栅极装置
本揭露内容实施例是有关一种半导体装置和其制造方法，特别是关于一种具有多重栅极结构的半导体装置。
技术介绍
电子产业正在面临对于更小及更快的电子装置的不断增长的需求，同时这些电子装置需要支援更多日益复杂和精密的功能。因此，半导体产业中存在制造低成本、高效能及低功率的集成电路(integratedcircuits,ICs)的趋势。目前为止，很大程度上是透过缩小半导体集成电路的尺寸(例如将特征的尺寸最小化)来达成这些目标，从而提升生产效率及降低相关的成本。然而，这样的微缩半导体也为制造半导体的制程带来更多的复杂性。因此，为了使半导体集成电路和装置持续地进步，需要制造半导体的制程和技术也有类似的进步。近来，半导体产业引进多重栅极装置，通过增加栅极-通道的连接、降低关闭状态(OFF-state)的电流且减少短通道效应(short-channeleffects,SCEs)以提升对栅极的控制。其中一种引进的多重栅极装置是环绕式栅极晶体管(gate-allaroundtransistor,GAA)。环绕式栅极装置因其栅极结构能环绕着通道区域延伸，提供两面或四面来接触通道而得名。环绕式栅极装置能和传统互补式金属氧化物半导体(complementarymetal-oxide-semiconductor,CMOS)的制程相容，而且环绕式栅极装置的结构允许其更加地缩小，同时维持栅极的控制能力及减轻短通道效应。尽管现有制造环绕式栅极装置的方法通常能够满足它们预期的目的，但在各方面都尚未完全令人满意。例如，在维持对栅极的控制能力以及减轻短通道效应上仍然存在挑战。专利技术内容根据本揭露内容的多个实施方式，是提供一种装置，包含第一晶体管及第二晶体管。第一晶体管具有第一导电类型，配置于半导体基板上。第一晶体管包含第一磊晶层、第二磊晶层、第一栅极介电层及第一金属栅极层。第一磊晶层由第一半导体材料组成。第二磊晶层由第一半导体材料组成且配置于第一磊晶层上方。第一栅极介电层环绕第一磊晶层和第二磊晶层且从第一磊晶层的顶面延伸至第二磊晶层的底面，第一磊晶层的顶面背对半导体基板且第二磊晶层的底面面对半导体基板。第一金属栅极层环绕第一栅极介电层，第一栅极介电层包含第一磊晶层和第二磊晶层。第二晶体管具有第二导电类型，配置于半导体基板上，第二导电类型和第一导电类型相反。第二晶体管包含第三磊晶层、第四磊晶层、第二栅极介电层及第二金属栅极层。第三磊晶层由第一半导体材料组成。第四磊晶层由第二半导体材料组成且直接配置于第三磊晶层上方，第二半导体材料不同于第一半导体材料。第二栅极介电层配置于第三磊晶层和第四磊晶层上方。第二金属栅极层配置于第二栅极介电层上方。附图说明由下文的详细说明并同时参照附图能够最适当地理解本揭示内容的态样。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1是根据本揭露内容一或多个态样的制造多重栅极装置或提供部分装置的方法的流程图，此装置包含在栅极下方的隔离区域；图2、3、4、5、6、7、8、9A、9B、9C、9D、10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A及17B是根据图1的方法的各种态样的一种装置200的实施方式的等角视图；图18A是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17A线段A-A等角视图的剖面示意图；图18B是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17A线段B-B等角视图的剖面示意图；图18C是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17A线段C-C等角视图的剖面示意图；图19A是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17B线段A-A等角视图的剖面示意图；图19B是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17B线段B-B等角视图的剖面示意图；图19C是根据图1的方法的各种态样的一种装置200的实施方式，对应于图17B线段C-C等角视图的剖面示意图。具体实施方式以下揭示内容提供众多不同的实施例或实例以用于实施本揭露内容的不同特征。下文中描述组件及排列的特定实例以简化本揭示内容。这些组件及排列当然仅为例示实施例，且不意欲进行限制。例如，在下文的描述中，第一特征形成在第二特征上方或之上可包含其中第一特征与第二特征以直接接触方式形成的实施例，且亦可包含其中在第一特征与第二特征之间形成额外特征而使得第一特征与第二特征必非直接接触的实施例。此外，本揭示内容在多个实例中使用重复的元件符号及/或字母。此重复是为了简化及清楚的目的，而非意指所论述的各个实施例及/或构造之间的关系。此外，在此使用诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空间相对用语用于简化描述，以描述如附图中所图示的一个元件或特征结构与其他元件或特征结构的关系。该空间相对用语意欲涵盖使用或操作中的元件在除了附图描述的方向以外的不同方向。此装置亦可被转向(90°旋转或其他方位)，且本文使用的空间相对用语可据此作类似的解释。需要注意的是，本揭露内容提供多重栅极晶体管的各种实施方式。多重栅极晶体管包含栅极结构形成于通道区域的至少两面上的晶体管。这些多重栅极装置可包含P型金属氧化物半导体的多重栅极装置或N型金属氧化物半导体的多重栅极装置。此处可提供并参照的特定实施例为鳍式场效晶体管(FINFET)，因为它具有鳍状结构。此处也提供一种多重栅极晶体管的参考实施方式，即环绕式栅极(gate-all-around,GAA)装置。环绕式栅极装置包含任何栅极结构或其部分形成于通道区域的四面上(例如环绕通道区域的一部分)的装置。此处呈现的装置也包含将通道区域配置于纳米线通道、条状通道或/及其他适当的通道形态中的多个实施方式。此处提供的装置的实施方式可具有一或多个通道区域(例如纳米线)，通道区域和单一且连续的栅极结构连接。然而，具有通常知识者将会理解这里的教示适用于单一通道(例如单一纳米线)或/及任何数量的通道。图1为制造半导体的方法100，方法100包含制造多重栅极装置。多重栅极装置是指具有至少一些栅极材料配置于此装置的至少一通道的多个面上的装置(例如半导体晶体管)。在某些实施例中，多重栅极装置可为环绕式栅极装置，此环绕式栅极装置具有栅极材料配置于此装置的至少一通道的至少四个面上。环绕式栅极装置中的通道区域可为“纳米线”，纳米线包含各种几何形状(例如圆柱、条状)和各种尺寸的通道区域。图2至图17B为根据图1的方法100的各种阶段的半导体装置200的实施方式的等角视图。图18A至图19C为根据图1的方法100的各种阶段的半导体装置200的实施方式剖面示意图，分别对应至上述的等角视图。如同此处讨论的其他方法的实施方式和例示性的装置，可使用CMOS技术流程制造部分的半导体装置200，因此某些制程仅在此简述。此外，例示性的半导体装置可包含各种其他装置及特征，例如其他类型的装置，如附加晶体管(additionaltransistors)、双载子接面晶体管(bipo本文档来自技高网...

【技术保护点】
一种多重栅极装置，其特征在于，包含：一第一晶体管，该第一晶体管具有一第一导电类型，配置于一半导体基板上，该第一晶体管包含：一第一磊晶层，该第一磊晶层由一第一半导体材料组成；一第二磊晶层，该第二磊晶层由一第一半导体材料组成且配置于该第一磊晶层上方；一第一栅极介电层，环绕该第一磊晶层和该第二磊晶层且从该第一磊晶层的一顶面延伸至该第二磊晶层的一底面，该第一磊晶层的该顶面背对该半导体基板且该第二磊晶层的该底面面对该半导体基板；以及一第一金属栅极层，环绕该第一栅极介电层，该第一栅极介电层包含该第一磊晶层和该第二磊晶层；以及一第二晶体管，该第二晶体管具有一第二导电类型，配置于一半导体基板上，该第二导电类型和该第一导电类型相反，该第二晶体管包含：一第三磊晶层，该第三磊晶层由该第一半导体材料组成；一第四磊晶层，该第四磊晶层直接配置于该第三磊晶层上方且由一第二半导体材料组成，该第二半导体材料不同于该第一半导体材料；一第二栅极介电层，配置于该第三磊晶层和该第四磊晶层上方；以及一第二金属栅极层，配置于该第二栅极介电层上方。

【技术特征摘要】
2015.11.16 US 14/941,7451.一种多重栅极装置，其特征在于，包含：一第一晶体管，该第一晶体管具有一第一导电类型，配置于一半导体基板上，该第一晶体管包含：一第一磊晶层，该第一磊晶层由一第一半导体材料组成；一第二磊晶层，该第二磊晶层由一第一半导体材料组成且配置于该第一磊晶层上方；一第一栅极介电层，环绕该第一磊晶层和该第二磊晶层且从该第一磊晶层的一顶面延伸至该第二磊晶层的一底面，该第一磊晶层的该顶面背对该半导体基板且该第二磊晶层的该底面面...

【专利技术属性】
技术研发人员：江国诚，吴忠政，黄靖方，谢文兴，梁英强，鍾政庭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71