公开了一种在其上具有栅电极的ＭＯＳ器件衬底内提供光晕注入区并定义源极／漏极区的方法，一种根据以上方法制造的ＭＯＳ器件以及包括该ＭＯＳ器件的系统。该方法包括在衬底内其源极／漏极区处定义底切凹槽，该底切凹槽在栅电极之下延伸；在凹槽之间栅电极之下形成光晕注入区；以及在形成光晕注入区之后在底切凹槽内提供凸起的源极／漏极结构。
【技术实现步骤摘要】
【国外来华专利技术】领域本专利技术的实施例涉及半导体器件的制造，尤其涉及改进MOS器件中的短沟道效应的方法以及根据这些方法制造的MOS器件。背景常规上，减轻MOS器件中非期望的短沟道效应已经通过使用增加MOS阱内的掺杂量以在器件工作时维持更小的栅极长度的光晕(halo)注入来实现。光晕注入导致阱的不均匀掺杂，即围绕MOS栅极边缘更高的掺杂。光晕注入会增强阱浓度，这样就使源极/阱和漏极/阱结相对远离栅极边缘而位移，从而允许当栅极长度减小时对漏电流更容易的控制。涉及光晕注入的现有技术方法的缺点是会导致载流子迁移率的劣化，从而影响MOS器件的驱动电流。附图简述本专利技术的实施例在相同标号指示类似元件的各附中以示例性而非限制性的方式示出，并且在附图中附图说明图1a是部分基于标准CMOS流程直到间隔成型而制造的晶体管结构的示意性横截面侧视图；图1b是图1a中被部分制造的晶体管结构的示意性横截面侧视图，在其中显示出根据本专利技术一个实施例的底切凹槽；图1c是图1b中被部分制造的晶体管结构的示意性横截面侧视图，在其中示出了根据本专利技术一个实施例该结构经受倾斜角注入；图1d是图1c中被部分制造的晶体管结构的示意性横截面侧视图，在其中显示出在根据本专利技术一个实施例被部分制造的晶体管结构的栅电极之下的光晕注入区；图2是根据本专利技术一个实施例提供MOS器件内倒掺杂阱剖面的方法的流程图；图3a是显示出根据本专利技术一个实施例的底切凹槽且在倾斜角注入前的被部分制造的晶体管结构的一部分的横截面侧视图；图3b是图3a中被部分制造的晶体管结构的一部分的横截面侧视图，在其中显示出根据本专利技术一个实施例的倒掺杂阱剖面；图4是绘制出用于图3a和3b的被部分制造的晶体管结构的倾斜角注入前后的掺杂物浓度相对于深度之间的关系的曲线图；图5是绘制出对于现有技术的MOS器件和对于根据本专利技术一个实施例制造的MOS器件的给定漏电流目标的阈值电压相对于栅极长度之间关系的曲线图；以及图6是描绘了结合有根据本专利技术实施例制造的MOS器件的系统的示意性框图。详细描述此处公开了一种在MOS器件中提供光晕注入区的方法、一种显示出光晕注入区的MOS器件以及一种结合了显示出光晕注入区的MOS器件的系统。本专利技术的实施例有利地允许制造与现有技术的MOS器件相比显示出改进的短沟道效应的MOS器件，诸如亚100纳米MOS器件。将使用通常由本领域普通技术人员用来将他们的工作实质传达给本领域其他普通技术人员的术语来描述说明性实施例的各个方面。然而，本领域普通技术人员显而易见的是仅用所述方面的某一些就能实践本专利技术的实施例。出于解释的目的，将阐明特定的数目和配置以提供对说明性实施例的全面理解。然而本领域普通技术人员显而易见的是无需在此提供的具体细节也能实践本专利技术的实施例。在其它实例中省略或简化了公知的特征以免淡化说明性实施例的主旨。各种操作将以最有利于理解本专利技术实施例的方式依次被描述为多个离散操作，然而描述的次序不应被解释为暗示这些操作必须是依赖次序的。更具体地，这些操作无需以陈述的次序来执行。重复使用短语“实施例”。该短语虽然可以但通常并不是指相同的实施例。除非在上下文中指明，否则术语“包含”、“具有”和“包括”是同义词。图1a至1d根据本专利技术一个实施例以示例性的方式示出了在MOS器件的各制造阶段内的晶体管结构。在图1a中示出了处于制造的最初阶段的被部分制造的晶体管结构10，其中晶体管结构10包括置于半导体衬底14的表面上的栅电极12，而在衬底14中已形成了在图中被标记为“ST”的浅绝缘槽。“被部分制造的晶体管结构”在该描述的上下文中指的是处于中间制造阶段的晶体管结构，它至少具有包括栅电极隔片的栅电极、具有被掺杂以限定置于栅电极之下的n-阱或p-阱的衬底，以及源极/漏极延展。回到对图1a的参考，在衬底上在栅电极12的每一侧上都设有源极/漏极或S/D区20。S/D区对应于将最终沉积凸起的S/D结构的区域。衬底14可以是其中所制造的MOS器件是PMOS器件的起始p-型Si衬底上或者是其中所制造的MOS器件是NMOS器件的起始n-型Si衬底上的测试芯片的一部分。图1a示出了在通过限定隔片18的标准CMOS流程之后被部分制造的晶体管结构10。接着参考图1b，根据本专利技术的实施例示出了被部分制造的晶体管结构10处于其中已经选择性地去除了先前在图1a中示出的S/D区20的中间制造阶段，而该去除在本领域普通技术人员具备的知识范围内。根据本专利技术实施例的一个关键特征是扩展蚀刻区使其足够接近栅极的边缘，从而能够使用更低的能量在沟道之下注入掺杂物以获取倒掺杂阱(retrograde well)。对S/D区20的选择性去除导致了底切凹槽22的形成。在紧接的描述中，“底切凹槽”指同时在与衬底表面正交的方向上(对应于凹槽的深度)以及在与衬底表面平行的方向上(对应于凹槽底切的宽度)延伸并且延伸到隔片之下的凹槽。根据本专利技术的实施例，S/D区的选择性去除的范围可以对应于范围在约10nm至约150nm之间，优选地在约60nm至约90nm之间的去除深度22’以及范围在0至约40nm之间，优选地在约20nm至约25nm之间的底切宽度22”。根据本专利技术的实施例，凹槽无需限定在示例性附图1b至1d中示出的形状。本专利技术实施例的范围中包括形成如上所述限定了深度和底切宽度的任何形状的凹槽。优选地，根据本专利技术的实施例，可以通过使用任何公知的蚀刻技术，诸如SF6、NF3、C12、湿法蚀刻或者本领域普通技术人员知识范围内的其他类型的蚀刻技术来进行对S/D区20的选择性去除。对不同常规蚀刻技术的选择受到期望的凹槽形状的支配，并且就凹槽形状将调整倾斜注入的掺杂物如何在硅中分布这一方面来说会影响(虽然只是小程度地影响)MOS性能。如图1c所示，根据本专利技术的实施例，示出了被部分制造的晶体管结构10处于随后的中间制造阶段。更具体地，图1c示出了与阱掺杂物(即，n-型或p-型)同型的掺杂物朝向凹槽22的倾斜角注入24，从而在凹槽22之间的栅电极之下形成局部光晕注入区26。“在栅电极之下”在本专利技术实施例的上下文中指的是至少部分在栅电极之下的位置。“在凹槽之间”在本专利技术实施例的上下文中指的是至少部分位于凹槽之间的位置。可以使用常规的倾斜角注入技术来执行根据本专利技术实施例的倾斜角注入24。此外，根据本专利技术的实施例，适于倾斜角注入的倾斜角α(相对于与衬底表面正交且在图1c中由点划线Z-Z描绘的轴测得)的范围可以包括在约20度和约50度之间，优选地在约30度和约40度之间的角度。用于根据本专利技术实施例的倾斜角注入的掺杂物取决于所制造的MOS器件的类型例如可以包括诸如砷、磷或锑等n-型掺杂物，或者诸如硼或铟等p-型掺杂物。根据本专利技术的实施例，用于倾斜角注入24的物质可与用于注入晶体管器件10的阱的掺杂物相同，或者可选地，它们可以包括其他物质，例如Ge、F或C。Ge、F和C位于元素周期表的第IV列，因而无法用作阱的掺杂。然而，已知Ge、F和C会抑制其他物质的扩散，诸如抑制硼或铟从凸起的S/D区扩散到硅中。于是，可以根据本专利技术的实施例使用Ge、F和C或者类似的物质来防止S/D区的物质注入溢出器件。即，Ge、F、C或类似物质防止S/D区的掺杂物扩散至将S/阱和D/阱结推至远离器件中间部分的区域的程度。本文档来自技高网...
【技术保护点】
一种在其上具有栅电极的ＭＯＳ器件的衬底内提供光晕注入区并定义源极／漏极区的方法，所述方法包括：在所述衬底中的其源极／漏极区处定义底切凹槽，所述底切凹槽在所述栅电极之下延伸；在所述凹槽之间所述栅电极之下形成光晕注入区；以及在形成所述光晕注入区之后在所述底切凹槽内提供凸起的源极／漏极结构。
【技术特征摘要】
【国外来华专利技术】US 2004-9-30 10/954,9141.一种在其上具有栅电极的MOS器件的衬底内提供光晕注入区并定义源极/漏极区的方法，所述方法包括在所述衬底中的其源极/漏极区处定义底切凹槽，所述底切凹槽在所述栅电极之下延伸；在所述凹槽之间所述栅电极之下形成光晕注入区；以及在形成所述光晕注入区之后在所述底切凹槽内提供凸起的源极/漏极结构。2.如权利要求1所述的方法，其特征在于，定义底切凹槽包括在所述源极/漏极区处蚀刻所述衬底。3.如权利要求1所述的方法，其特征在于，所述底切凹槽具有范围在约10nm至约50nm之间的深度。4.如权利要求1所述的方法，其特征在于，所述底切凹槽具有范围在约60nm至约90nm之间的深度。5.如权利要求1所述的方法，其特征在于，所述底切凹槽的底切宽度范围在约0nm至约40nm之间。6.如权利要求5所述的方法，其特征在于，所述底切凹槽的底切宽度范围在约20nm至约25nm之间。7.如权利要求1所述的方法，其特征在于，形成所述光晕注入区包括实现朝向所述凹槽的掺杂物的倾斜角注入。8.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括以范围在约20度至约50度之间的角度进行倾斜角注入。9.如权利要求8所述的方法，其特征在于，实现倾斜角注入包括以范围在约30度至约40度之间的角度进行倾斜角注入。10.如权利要求7所述的方法，其特征在于，倾斜角注入包括以在约5KeV至约60KeV之间的注入能量水平进行的倾斜角注入。11.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对从由砷、磷和锑组成的组中选出的n-型掺杂物，或者从由硼和铟组成的组中选出的p-型掺杂物进行倾斜角注入。12.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对浓度范围在1×1013原子/cm3至约5×1014原子/cm3之间的掺杂物进行倾斜角注入。13.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对浓度范围在2×1013原子/cm3至约5×1013原子/cm3之间的掺杂物进行倾斜角注入。14.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对与用于形成所述MOS器件的阱的掺杂物相同的掺杂物进行倾斜角注入。15.如权利要求1所述的方法，其特征在于，提供凸起的源极/漏极结构包括实现对所述凸起的源极/漏极结构的外延沉积。16.如权利要求15所述的方法，其特征在于，实现外延沉积包括实现选择性掺杂硅的低温选择性外延沉积以提供原地掺杂的凸起的源极/漏极结...
【专利技术属性】
技术研发人员：T霍夫曼，S泰亚吉，G库雷罗，B塞尔，C奥瑟，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。