一种高速动态随机存储器测试系统技术方案

本发明专利技术公开了一种高速动态随机存储器测试系统，其包括测试设备，所述测试设备包括主板、与主板连接的驱动板和与驱动板连接的适配板，所述驱动板和适配板之间通过同轴电缆连接，所述主板输出高频信号到驱动板后通过同轴电缆输出到所述适配板。本发明专利技术具有高频测试信号衰减小，制造和维护成本低，性能优良的特点。

【技术实现步骤摘要】

本专利技术属于高频数字测试领域，特别是一种高速动态随机存储器测试系统。
技术介绍
计算机技术的发展对随机动态存储器的运行速度及存储量提出更高的要求，而对 存储器的各项电气性能指标进行精确的测试是保证计算机系统可靠有效地运行的先决条 件。随着动态随机存储器工作频率的不断提高，对于存储器及存储器模组的测试难度和测 试成本也随之增加。事实上，随着高速动态随机存储器的工作频率越来越高，对于测试设备 的架构及其电气性能的要求也更为严苛。
技术实现思路
为了解决现有技术的上述技术问题，有必要提供一种低成本且高性能的高速动态 随机存储器测试系统。本专利技术解决现有的技术问题所采用的技术方案为一种高速动态随机存储器测试 系统，包括测试设备，所述测试设备包括主板、与主板连接的驱动板和与驱动板连接的适配 板，所述驱动板和适配板之间通过同轴电缆连接，所述主板输出高频信号到驱动板后通过 同轴电缆输出到所述适配板。本专利技术一种高速动态随机存储器测试系统中，所述测试设备数量至少为一个，所 述测试设备通过通用串行总线连接到计算机。本专利技术一种高速动态随机存储器测试系统中，所述主板包括用于产生高频测试信 号的可编程处理器，所述可编程处理器与驱动板连接。本专利技术一种高速动态随机存储器测试系统中，所述主板还包括延迟校准电路，所 述可编程处理器经由所述延迟校准电路连接所述驱动板，所述延迟校准电路用于对可编程 处理器输出的高频信号进行延迟处理。本专利技术一种高速动态随机存储器测试系统中，所述可编程处理器包括多个信号发 生单元和与所述多个信号发生单元连接的并串/串并转换器，所述可编程处理器采用并行 编程本专利技术一种高速动态随机存储器测试系统中，所述主板还包括时钟发生器和用于 对时钟发生器输出的时钟信号进行处理的时钟处理电路。本专利技术一种高速动态随机存储器测试系统中，所述驱动板包括驱动器和比较器， 所述同轴电缆一端连接到驱动器，另一端连接所述适配板。本专利技术一种高速动态随机存储器测试系统中，所述适配板包括插槽，所述同轴电 缆通过RF连接器连接到插槽，待测试器件在测试时也连接到插槽，测试信号通过同轴电缆 输出到待测试器件。本专利技术一种高速动态随机存储器测试系统中，所述插槽位置可根据待测试器件尺 寸规格不同进行调整。所述驱动板个数为至少为二个，所述至少二个驱动板竖立设置在所述主板上，所 述适配板两侧分别通过连接器连接至少二个驱动板。相较于现有技术，本专利技术一种高速动态随机存储器测试系统采用同轴电缆进线高 频信号传输，有效避免了现有技术中电路板过孔、走线及电磁干扰的不良影响导致的高频 信号衰减。并且采用同轴电缆，可以自由调整插槽的位置，从而满足不同规格尺寸的待测试 器件测试需求。另外，本专利技术采用主板、驱动板和适配板的分体设计，可以有效的提高本发 明实用性且降低维护成本。比如，在需要测试不同器件时，如存储器芯片和存储器模组，由 于待测试器件的规格不同，只需要更换适配板即可。另外，采用分体设计，如果主板、驱动板 和适配板某一部分发生故障，只需要更换对应的电路板即可，而不需要像现有技术中需要 更换整个测试设备。此外，采用驱动器和比较器的结构，可以很方便测试信号电压和时序。 因此，本专利技术一种高速动态随机存储器测试系统具有较低成本和较高性能。本专利技术从架构 及测试电路上解决了高频数字测试所面临的难题。附图说明图1是本专利技术一种高速动态随机存储器测试系统一较佳实施方式的方框示意图。图2是图1所示测试设备的立体示意图。图3是图1所示高速动态随机存储器测试系统的时序调整方框示意图。图4是图1所示可编程处理器的方框示意图。具体实施方式下面结合附图和本专利技术的实施方式作进一步详细说明。请参阅图1，是本专利技术一种高速动态随机存储器测试系统一较佳实施方式的方框 示意图。所述高速动态随机存储器测试系统10包括计算机11和与计算机11通过通用串 行总线接口(USB)连接的多个测试设备20。所述计算机11包括专用测试界面，测试人员可 通过所述计算机11获取测试结果。请参阅图2，是图1所示测试设备20的立体示意图。所述测试设备20包括主板 21、驱动板22、适配板23和多条连接驱动板22和适配板23的电缆200。本实施方式中，所 述驱动板22个数为二个，且分别竖立在主板21两侧。所述适配板23两侧分别通过连接器 24与所述驱动板22连接。所述主板21通过USB连接到计算机11。本专利技术的变更实施方 式中，驱动板22的个数为1个或多个，所述主板21包括可编程处理器30、时钟发生器40、时钟处理电路50和延时校准 电路60。所述驱动板22包括驱动器/比较器221。所述适配板23包括插槽25。所述电缆 200 一端连接到驱动器/比较器221，另一端通过RF连接器连接到插槽25。在本实施方式 中，所述适配板23包括两条插槽25，待测试器件(device under testing,DUT)如内存芯片 或模组连接到插槽25上。所述电缆200是同轴电缆。在其他变更实施方式中，插槽25的 数量并不局限，可以是一个或者多个。由于采用了电缆200连接DUT和驱动板22，在进行测试时，适配板23的插槽25可 以根据DUT尺寸宽度自由调节位置。由于电缆200采用同轴电缆，可以承受大于12GHz的 高频率信号传输且几乎没有信号衰减。另外，在做测试设备校正时，是需要将同轴电缆联接4入RF连接器(射频同轴连接器)和示波器之间即可进行精确校准，而无需示波器探针。在 本实施方式中，所述驱动板22还包括驱动器/比较器221，可以对每一测试回路进行驱动电 压、参考电压及时序设置，从而可以很方便的测试信号电压。由于高频信号在线路传输过程中极易发生衰减和时序不一致，例如对于大于2GHz 的高频信号测试来说，需要保证信号的时序一致显得尤为重要。请同时参阅图3，是图1所 示高速动态随机存储器测试系统的时序调整电路示意图。所述可编程处理器30产生的高 频信号输出到延时校准电路60，延时校准电路60对各个通道的高频信号进行延时处理后 输出到驱动器221并进而输送到DUT。通过延时校准电路60对信号时序进行校准，使得输 送到DUT的高频信号具有较好的一致性。对于DUT送到可编程处理器30的信号可做同样 处理，使其具有较好的时序一致性。请同时参阅图4，是图1所示可编程处理器30的方框示意图。所述可编程处理器 30包括多个信号发生单元31和并串/串并转换器32。所述多个信号发生单元31分别产生 一定频率的信号并输出到并串转换器32，所述并串转换器32将接收的多个信号作为并行 输入，并输出一串行的高频信号到延迟校准电路。所述可编程处理器30采用这种结构，有 效的利用多个较低频率信号生成测试所需高频信号，例如对于1. 6GHz工作频率的DUT的测 试，可编程处理器产生的测试信号频率只需要800MHz或400MHz (采用4个400MHz信号发 生单元31)等即可。同理可得从DUT到可编程处理器30的反向工作原理，高频信号从DUT 返回到可编程处理器30后进行串并转换并输出多路较低频率信号。所述时钟发生器40和所述时钟处理电路50连接，由时钟处理电路50直接提供 高精度的DQS信号。相较于现有技术通过可编程处理器输出DQS信号，所述时钟处理电路 50 (fan ou本文档来自技高网...

【技术保护点】
一种高速动态随机存储器测试系统，其特征在于：包括测试设备，所述测试设备包括主板、与主板连接的驱动板和与驱动板连接的适配板，所述驱动板和适配板之间通过同轴电缆连接，所述主板输出高频信号到驱动板后通过同轴电缆输出到所述适配板。

【技术特征摘要】

【专利技术属性】
技术研发人员：张宇晖，
申请(专利权)人：深圳市忆嘉电子科技有限公司，
类型：发明
国别省市：94[中国|深圳]