一种带有屏蔽栅结构的沟槽MOSFET器件及制造方法技术

本发明专利技术公开了一种带有屏蔽栅结构的沟槽MOSFET器件及制造方法，属于半导体器件设计及制造领域，包括：半导体衬底；外延层设置于半导体衬底上，外延层在朝向半导体衬底的方向上依次设置有漂移区；金属层设置于外延层上；沟槽结构，沟槽结构设置于外延层中，沟槽包括第一沟槽和至少两个第二沟槽，第一沟槽内壁覆盖有源极介质层，且内部填充有源极多晶硅；至少两个第二沟槽中的任一沟槽设置有多晶硅屏蔽场板，和多晶硅栅，且填充有氧化层，至少两个第二沟槽中的任一沟槽的多晶硅栅通过第二接触孔连接到金属层形成栅极；半导体衬底背离金属层的一侧与金属层形成漏极。本方案可以解决在保证低导通损耗的前提下，进一步显著地降低栅极寄生电容的技术问题。寄生电容的技术问题。寄生电容的技术问题。

【技术实现步骤摘要】
一种带有屏蔽栅结构的沟槽MOSFET器件及制造方法


[0001]本专利技术属于半导体器件设计及制造领域，特别是涉及带有屏蔽栅结构的沟槽MOSFET器件及制造方法。

技术介绍

[0002]在MOSFET器件的功率损耗研究中，最关心的两个参数：一个是通态电阻Rds(on)；另一个是栅氧电荷Qg。主要是由于它们分别决定着器件的导通损耗和开关损耗。栅氧电荷Qg包含栅
‑
源电荷Qgs和栅
‑
漏电荷Qgd。功率MOS管在开和关两种状态转换时，Qgd的电压变化远大于Qgs上的电压变化，相应的充、放电量Qgd较大，所以Qgd对开关速度的影响较大。在很多情况下，减小Qgd和减小Rds(0n)是相互矛盾的，目前的做法是借助优值FOM＝Rds(on)X Qgd作为衡量器件性能的指标。
[0003]对于传统的表面栅结构，由于受到本身结构的限制，导致它的通态电阻偏大，导通功耗太高，以至于无法很好的满足应用端对功率器件的要求，使用挖槽工艺的沟槽栅MOSFET能够在节省器件面积的同时得到较低的通态电阻，所以在低压范围内得到广泛应用。但是采用密集而精细的沟槽栅后，由于沟道面积的增加导致栅极电荷增大，表现为栅极的寄生电容增大。
[0004]因此，如何在保证低导通损耗的前提下，进一步显著地降低栅极寄生电容，从而更大程度的改善N沟槽型功率MOS器件性能是本项目的重大难点，是课题必须解决的重大技术问题。

技术实现思路

[0005]为了解决如何在保证低导通损耗的前提下，进一步显著地降低栅极寄生电容的技术问题，本专利技术提供一种带有屏蔽栅结构的沟槽MOSFET器件及制造方法。
[0006]第一方面
[0007]本专利技术提供一种带有屏蔽栅结构的沟槽MOSFET器件，包括：
[0008]半导体衬底；
[0009]外延层，所述外延层设置于所述半导体衬底上，所述外延层在朝向所述半导体衬底的方向上依次设置有源区、沟道区和漂移区，在所述漂移区中还设置有离子注入区；
[0010]金属层，所述金属层设置于所述外延层上；
[0011]沟槽结构，所述沟槽结构设置于所述外延层中，所述沟槽包括第一沟槽和至少两个第二沟槽，所述至少两个第二沟槽分别设置于所述第一沟槽的两侧，且所述第一沟槽的深度比所述至少两个第二沟槽的深度深；且至少两个第二沟槽的槽壁为弧形，所述弧形为半径为r的圆弧形，所述第一沟槽内壁覆盖有源极介质层，且内部填充有源极多晶硅；所述至少两个第二沟槽中的任一沟槽靠近槽底的一侧设置有多晶硅屏蔽场板，靠近槽口的一侧设置有多晶硅栅，且填充有氧化层，且所述氧化层包裹所述多晶硅屏蔽场板和所述多晶硅栅极，所述至少两个第二沟槽中的其他沟槽内壁覆盖有栅介质层，且内部填充有多晶硅栅；
[0012]所述至少两个第二沟槽中的其他沟槽的多晶硅栅和所述源区一起通过第一接触孔连接到所述金属层形成源极，所述至少两个第二沟槽中的任一沟槽的多晶硅栅通过第二接触孔连接到所述金属层形成栅极；所述半导体衬底背离所述金属层的一侧与所述金属层形成漏极。
[0013]可选地，所述第一接触孔、所述第二接触孔中均设置有金属介质，用于所述金属层与所述源极和所述栅极的导通。
[0014]可选地，所述金属层为钨金属层。
[0015]可选地，至少部分所述第一凹槽的槽底位于所述离子注入区。
[0016]可选地，所述至少两个第二沟槽中的其他沟槽内还包括多晶硅屏蔽场板，所述从所述槽口向所述槽底延伸，在所述多晶硅屏蔽场板的两侧设置有所述多晶硅栅，所述多晶硅栅从所述槽口向所述槽底延伸，且所述多晶硅栅的延伸长度小于所述多晶硅屏蔽场板的延伸长度，所述栅介质层环绕所述多晶硅栅和所述多晶硅屏蔽场板。
[0017]可选地，所述多晶硅屏蔽场板的宽度与所述多晶硅屏蔽场板两侧的氧化层宽度之和为第一宽度，所述多晶硅栅的宽度与所述多晶硅栅两侧的氧化层宽度之和为第二宽度，所述第一宽度小于所述第二宽度，且从所述槽口至所述槽底的方向，宽度逐渐减小，其中，所述宽度为平行于所述槽口方向的长度。
[0018]可选地，所述多晶硅屏蔽场板的宽度与所述多晶硅屏蔽场板两侧的氧化层宽度之和为第一宽度，所述多晶硅栅的宽度与所述多晶硅栅两侧的氧化层宽度之和为第二宽度，所述第一宽度等于所述第二宽度，其中，所述宽度为平行于所述槽口方向的长度。
[0019]第二方面
[0020]本专利技术提供一种带有屏蔽栅结构的沟槽MOSFET器件的制造方法，包括如下步骤：
[0021]步骤一：获取半导体衬底；
[0022]步骤二：在所述半导体衬底上生长外延层，所述外延层在朝向所述半导体衬底的方向上依次设置有源区、沟道区和漂移区，并在所述漂移区中注入掺杂剂，从而形成离子注入区；
[0023]步骤三：在所述外延层上刻蚀出第一沟槽和至少两个第二沟槽，所述至少两个第二沟槽分别设置于所述第一沟槽的两侧，且所述第一沟槽的深度比所述至少两个第二沟槽的深度深；
[0024]步骤四：提供源极介质层以覆盖所述第一沟槽的内壁，并在所述第一沟槽中提供有源极多晶硅；
[0025]步骤五：提供氧化层以覆盖所述至少两个第二沟槽中的任一沟槽的内壁，并在所述至少两个第二沟槽中的任一沟槽靠近槽底的一侧沉积多晶硅屏蔽场板，在靠近槽口的一侧沉积有多晶硅栅，且所述氧化层包裹所述多晶硅屏蔽场板和所述的多晶硅栅极；
[0026]步骤六：提供栅介质层以覆盖所述至少两个第二沟槽中的其他沟槽的内壁，并在所述至少两个第二沟槽中的其他沟槽中提供多晶硅栅；
[0027]步骤七：形成接触孔，金属层，所述金属层位于所述外延层上，对所述金属层进行图形化形成源极和栅极，所述接触孔包括第一接触孔和第二接触孔，所述至少两个第二沟槽中的其他沟槽的多晶硅栅和所述源区一起通过第一接触孔连接到所述金属层形成源极，所述至少两个第二沟槽中的任一沟槽的多晶硅栅通过第二接触孔连接到所述金属层形成
栅极；所述半导体衬底背离所述金属层的一侧与所述金属层形成漏极。
[0028]可选地，在所述步骤一之前还包括：步骤八：在所述半导体衬底表面形成硬质掩膜层，在所述第一沟槽和所述至少两个第二沟槽的被刻蚀后，对所述硬质掩模层进行刻蚀，形成图形结构，并在所述硬质掩模层在步骤七形成所述栅极后去除。
[0029]可选地，在步骤七之后还包括：步骤九：在所述第一接触孔和所述第二接触孔中覆盖金属介质，用于所述金属层与所述源极和所述栅极的导通。
[0030]与现有技术相比，本专利技术至少具有以下有益效果：
[0031]在本专利技术中，通过设置圆弧形半导体结构，使电场在半径方向上处处相等，且采用屏蔽栅导电多晶硅体和屏蔽栅氧化层的组合结构，在源漏受反向偏压时，因产生横向电场调制效应，可以通过提高受横向电场调制效应作用区域掺杂浓度，降低特征导通电阻，且保持源漏击穿电压不变。
附图说明
[0032]下面将以明确易懂的方式，结合附图说明优选实施方式，对本专利技术的上述特性、技术特征、优点及其实现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有屏蔽栅结构的沟槽MOSFET器件，其特征在于，包括：半导体衬底；外延层，所述外延层设置于所述半导体衬底上，所述外延层在朝向所述半导体衬底的方向上依次设置有源区、沟道区和漂移区，在所述漂移区中还设置有离子注入区；金属层，所述金属层设置于所述外延层上；沟槽结构，所述沟槽结构设置于所述外延层中，所述沟槽包括第一沟槽和至少两个第二沟槽，所述至少两个第二沟槽分别设置于所述第一沟槽的两侧，且所述第一沟槽的深度比所述至少两个第二沟槽的深度深；且至少两个第二沟槽的槽壁为弧形，所述弧形为半径为r的圆弧形，所述第一沟槽内壁覆盖有源极介质层，且内部填充有源极多晶硅；所述至少两个第二沟槽中的任一沟槽靠近槽底的一侧设置有多晶硅屏蔽场板，靠近槽口的一侧设置有多晶硅栅，且填充有氧化层，且所述氧化层包裹所述多晶硅屏蔽场板和所述多晶硅栅极，所述至少两个第二沟槽中的其他沟槽内壁覆盖有栅介质层，且内部填充有多晶硅栅；所述至少两个第二沟槽中的其他沟槽的多晶硅栅和所述源区一起通过第一接触孔连接到所述金属层形成源极，所述至少两个第二沟槽中的任一沟槽的多晶硅栅通过第二接触孔连接到所述金属层形成栅极；所述半导体衬底背离所述金属层的一侧与所述金属层形成漏极。2.根据权利要求1所述的沟槽MOSFET器件，其特征在于，所述第一接触孔、所述第二接触孔中均设置有金属介质，用于所述金属层与所述源极和所述栅极的导通。3.根据权利要求2所述的沟槽MOSFET器件，其特征在于，所述金属层为钨金属层。4.根据权利要求1所述的沟槽MOSFET器件，其特征在于，至少部分所述第一凹槽的槽底位于所述离子注入区。5.根据权利要求1所述的沟槽MOSFET器件，其特征在于，所述至少两个第二沟槽中的其他沟槽内还包括多晶硅屏蔽场板，所述从所述槽口向所述槽底延伸，在所述多晶硅屏蔽场板的两侧设置有所述多晶硅栅，所述多晶硅栅从所述槽口向所述槽底延伸，且所述多晶硅栅的延伸长度小于所述多晶硅屏蔽场板的延伸长度，所述栅介质层环绕所述多晶硅栅和所述多晶硅屏蔽场板。6.根据权利要求1所述的沟槽MOSFET器件，其特征在于，所述多晶硅屏蔽场板的宽度与所述多晶硅屏蔽场板两侧的氧化层宽度之和为第一宽度，所述多晶硅栅的宽度与所述多晶硅栅两侧的氧化层宽度之和为第二宽度，所述第一宽度小于所述第二宽度，且从所述槽口至所述槽底的方向，宽度逐...

【专利技术属性】
技术研发人员：涂长招，王力，涂金福，李敏，赖保良，
申请(专利权)人：福建康博电子技术股份有限公司，
类型：发明
国别省市：