一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法技术

本发明专利技术涉及一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，包括以下步骤：在p型衬底上生长n型漂移区；在n型漂移区通过离子注入形成p

【技术实现步骤摘要】
一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法


[0001]本专利技术涉及超结功率MOSFET领域，具体指有一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法。

技术介绍

[0002]功率MOSFET因其超快的开关速度和高工作频率而被广泛使用。但是，由于导通电阻随着导通电压的增加而迅速增加，因此传统功率MOSFET的额定电压限制在500V左右。
[0003]参考图7，现有技术通过在漂移区横向扩散氧化物形成LDD区，并且LDD区p1～p5的掺杂浓度依次降低。这样结构，一来需要掺杂浓度不同的制备工艺繁杂且困难，二来LDD区只形成在漂移区的浅表面，形成的超结结构较浅，横向功率器件中容易形成的基底辅助耗尽效应，使得其导通电阻和耐压难以进一步优化。
[0004]针对上述的现有技术存在的问题设计一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法是本专利技术研究的目的。

技术实现思路

[0005]针对上述现有技术存在的问题，本专利技术在于提供一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，能够有效解决上述现有技术存在的至少一个问题。
[0006]本专利技术的技术方案是：
[0007]一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，包括以下步骤：
[0008]在p型衬底上生长n型漂移区；
[0009]在n型漂移区通过离子注入形成p
‑
阱区；
[0010]在p
‑
阱区通过离子注入形成p+区和第一n+区；
[0011]在n型漂移区的右上方通过离子注入形成第二n+区；
[0012]在所述第一n+区、所述p
‑
阱区、所述n型漂移区之间的上方生长绝缘层，在绝缘层上方制备栅极；
[0013]在所述第二n+区的上方制备漏极，所述p+区和所述第一n+区之间的上方制备源极；
[0014]在器件上表面覆盖光刻胶，通过掩膜模版光刻，在所述n型漂移区暴露出若干圆形孔，若干所述圆形孔作为离子注入区域，向所述离子注入区域注入离子，最终在所述n型漂移区形成若干p型圆柱。
[0015]进一步地，若干圆孔呈一字型排列。
[0016]进一步地，圆孔的直径依所述p
‑
阱区向所述第二n+区的方向依次减小。
[0017]进一步地，相邻的所述圆孔之间的直径差为0.15～0.35μm。
[0018]进一步地，最靠近所述p
‑
阱区的所述圆孔的直径为3.2～3.7μm。
[0019]进一步地，相邻的所述圆孔等间距设置。
[0020]进一步地，相邻的所述圆孔之间的间距为0.5
‑
1.5μm。
[0021]进一步地，所述圆孔的数量为5个。
[0022]进一步地，所述p型衬底的长为23～27μm，所述n型漂移区的厚度为7～8μm。
[0023]进一步地，通过离子注入向所述n型漂移区注入离子后，形成的若干p型圆柱的掺杂浓度相同。
[0024]因此，本专利技术提供以下的效果和/或优点：
[0025]本专利技术提供的超结功率MOSFET具有更快的开关速度和更强的雪崩鲁棒性。
[0026]本专利技术制备的超结功率MOSFET设有嵌入n型漂移区的p型圆柱，与漂移区形成超结结构，超结结构可以在相对较短的时间内从关断状态切换到导通状态，从而减少了切换损耗，减小总栅极电荷。
[0027]本专利技术制备的超结功率MOSFET具有较低的米勒电荷，超结功率MOSFET在导通和关断期间的开关速度更快。
[0028]本专利技术制备的超结功率MOSFET可以达到门阈值电压VGS(th)＝3V、跨导gfS＝1.1
×
10
‑4S、特定导通电阻RDS＝9.32Ω和击穿电压VBR(DSS)＝648V。
[0029]本专利技术制备的超结功率MOSFET通过p型圆柱等间距且直径依次减小的结构，形成非均匀超结结构，抵消在体硅上制造的横向功率器件中经常遇到的基底辅助耗尽效应。
[0030]应当明白，本专利技术的上文的概述和下面的详细说明是示例性和解释性的，并且意在提供对如要求保护的本专利技术的进一步的解释。
附图说明
[0031]图1为本专利技术的制备流程示意图。
[0032]图2为本专利技术的其中一个实施例的S1～S6得到的结果示意图。
[0033]图3为本专利技术的制备的器件的结构示意图。
[0034]图4为本申请的其中一个实施例提供制备的结构示意图。
[0035]图5
‑
6为本申请提供的N型超结功率MOSFET器件的特性曲线图。
[0036]图7为现有技术的N型超结功率MOSFET器件的结构。
[0037]图8
‑
9为图7所示的N型超结功率MOSFET器件的特性曲线图。
具体实施方式
[0038]为了便于本领域技术人员理解，现将实施例结合附图对本专利技术的结构作进一步详细描述：
[0039]参考图1，一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，包括以下步骤：
[0040]S1，在p型衬底1上生长n型漂移区6；
[0041]S2，在n型漂移区6通过离子注入形成p
‑
阱区2；
[0042]S3，在p
‑
阱区2通过离子注入形成p+区3和第一n+区4；
[0043]S4，在n型漂移区6的右上方通过离子注入形成第二n+区7；
[0044]S5，在所述第一n+区4、所述p
‑
阱区2、所述n型漂移区6之间的上方生长绝缘层9，在绝缘层9上方制备栅极10；
[0045]S6，在所述第二n+区7的上方制备漏极8，所述p+区3和所述第一n+区4之间的上方制备源极5；
[0046]参考图2，本实施例的S1～S6均为现有技术的直接采用，至少包括衬底表面生长、离子注入、生长绝缘层、制备电极等，不涉及本申请的核心技术。并且，以上制备了现有N型超结功率MOSFET器件的基础结构。本实施例的核心在于后续步骤。
[0047]S7，在器件上表面覆盖光刻胶12，通过掩膜模版光刻，在所述n型漂移区6暴露出若干圆形孔13，若干所述圆形孔13作为离子注入区域，向所述离子注入区域注入离子，最终在所述n型漂移区6形成若干p型圆柱11。
[0048]本实施例的光刻胶覆盖、掩膜、光刻等也均为现有技术的直接采用。在所述n型漂移区6形成若干p型圆柱11之后，还可以进行洗胶。
[0049]本实施例的超结功率MOSFET与传统的超结结构不同，它由嵌入n型漂移区的p型圆柱阵列组成，本实施例的超结功率MOSFET的漂移区域包合超结结构，以形成一类称为超结器件的新型高电压低导通电阻晶体管。超结器件可以承受比传统器件更大的功率，但这一特性取决于超结结构中的精确电荷补偿。此外，超结MOSFET结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，其特征在于：包括以下步骤：在p型衬底上生长n型漂移区；在n型漂移区通过离子注入形成p
‑
阱区；在p
‑
阱区通过离子注入形成p+区和第一n+区；在n型漂移区的右上方通过离子注入形成第二n+区；在所述第一n+区、所述p
‑
阱区、所述n型漂移区之间的上方生长绝缘层，在绝缘层上方制备栅极；在所述第二n+区的上方制备漏极，所述p+区和所述第一n+区之间的上方制备源极；在器件上表面覆盖光刻胶，通过掩膜模版光刻，在所述n型漂移区暴露出若干圆形孔，若干所述圆形孔作为离子注入区域，向所述离子注入区域注入离子，最终在所述n型漂移区形成若干p型圆柱。2.根据权利要求1所述的一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，其特征在于：若干圆孔呈一字型排列。3.根据权利要求2所述的一种高电压低导通电阻的N型超结功率MOSFET器件的制备方法，其特征在于：圆孔的直径依所述p
‑
阱区向所述第二n+区的方向依次减小。4.根据权利要求3所述的一种高电压低导通电阻的N型超结功率M...

【专利技术属性】
技术研发人员：涂长招，王力，涂金福，
申请(专利权)人：福建康博电子技术股份有限公司，
类型：发明
国别省市：