N型超结功率MOSFET器件及制造方法技术

本发明专利技术公开了一种N型超结功率MOSFET器件及制造方法，属于半导体器件设计及制造领域，包括：半导体衬底，以及在所述半导体衬底上生长出的外延层；在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一P柱区半导体和第一N柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二P柱半导体，所述第二P柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。本方案可以在保证低导通损耗的前提下，进一步显著地降低栅极寄生电容的技术问题。问题。问题。

【技术实现步骤摘要】
N型超结功率MOSFET器件及制造方法


[0001]本专利技术属于半导体器件设计及制造领域，特别是涉及N型超结功率MOSFET器件及制造方法。

技术介绍

[0002]超结MOSFET是一种结构特殊的功率MOSFET器件，相对于传统的功率MOSFET器件，它在击穿电压为600～800V时，通态电阻可以降低5～10倍，甚至更多。超结的出现，使得器件比导通电阻大幅降，被国际上誉为“功率MOS器件的里程碑”，超结的优越特性也带来了巨大的市场需求。超结MOSFET中分布着交替排列的P型和N型半导体薄层，相比平面结构的MOSFET，超结MOSFET在其结构中开设一个低阻抗电流通路的沟槽，用于电荷相互补偿，从而将超结MOSFET将器件的导通电阻和阻断电阻分开，使其分别设计在不同的区域，导通电阻用于提供器件导通时提供低电阻，阻断电阻用于在器件断开时提供高耐压阻抗。
[0003]超结结构的单元尺寸是指N柱的宽度与P柱的宽度之和，为了提高超结MOSFET的耐压，可以减小超结结构的单元尺寸。但是当超结MOSFET的单元尺寸进一步减小时，超结MOSFET的栅极下的P柱在单元尺寸的占比升高，使得超结MOSFET的导通电阻急剧提高。因此小单元尺寸的超结MOSFET的导通电阻和耐受电压存在矛盾关系。

技术实现思路

[0004]为了解决超结MOSFET的导通电阻和耐受电压存在矛盾关系的技术问题，本专利技术提供一种N型超结功率MOSFET器件和制造方法。
[0005]第一方面
[0006]本专利技术提供一种N型超结功率MOSFET器件，包括：
[0007]半导体衬底，以及在所述半导体衬底上生长出的外延层；
[0008]在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一P柱区半导体和第一N柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二P柱半导体，所述第二P柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形
[0009]可选地，所述第二P柱半导体的掺杂浓度与所述半径成反比。
[0010]可选地，所述第二P柱半导体的掺杂浓度与所述半径满足公式：
[0011][0012]其中，所述N(r)为掺杂浓度，Ec为临近击穿电场，ε为介电常数，q为电荷，r为半径。
[0013]可选地，在所述深槽的靠近所述元胞区的一侧具有P型半导体电荷补充区，在所述深槽的背离所述元胞区的一侧具有N型半导体电荷补充区。
[0014]可选地，所述绝缘介质包括第一绝缘介质和第二绝缘介质，所述第一绝缘介质设置于所述深槽的槽底，且所述第一绝缘介质具有凹槽，所述第二绝缘介质设置于所述凹陷
中。
[0015]可选地，所述凹槽的槽壁的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。
[0016]可选地，所述第一绝缘介质的掺杂浓度高于所述第二绝缘介质的掺杂浓度，且所述深槽的掺杂浓度从所述槽口至所述槽底方向逐渐增大。
[0017]可选地，在所述半导体衬底与所述外延层之间还包括埋氧层。
[0018]第二方面
[0019]本专利技术提供一种N型超结功率MOSFET器件的制造方法，包括如下步骤：
[0020]步骤一：提供半导体衬底，且在所述半导体衬底上生长出外延层；
[0021]步骤二：在所述外延层上设置有元胞区和终端器件区，在所述元胞区和所述器件终端区刻蚀出沟槽，其中，位于所述器件终端区的沟槽包括至少两个沟槽，所述至少两个沟槽中的第一沟槽靠近所述元胞区，所述至少两个沟槽中的第二沟槽位于所述第一沟槽背离所述元胞区的一侧，且所述第二沟槽背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形；
[0022]步骤三：在所述元胞区的所述沟槽中进行离子注入，形成交替相间的第一P柱区半导体和第一N柱区半导体；
[0023]步骤四：在所述器件终端区的所述至少两个沟槽中的第一沟槽注入绝缘介质，在所述至少两个沟槽中的第二沟槽中进行离子注入，形成第二P柱半导体；
[0024]步骤五：进行平坦化操作，并采用离子注入和淀积工艺完成MOSFET器件的有源区和电极。
[0025]可选地，所述步骤四具体包括：
[0026]步骤六：在所述第一沟槽中进行第一绝缘介质填充；
[0027]步骤七：对所述第一绝缘介质进行斜槽刻蚀，以使所述第一绝缘介质的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄；
[0028]步骤八：对所述步骤六中刻蚀出的所述斜槽填充第二绝缘介质，且所述第二绝缘介质的掺杂浓度低于所述第一绝缘介质的掺杂浓度。
[0029]与现有技术相比，本专利技术至少具有以下有益效果：
[0030]在本专利技术中，通过设置圆弧形半导体结构，使电场在半径方向上处处相等，进而实现在保证低导通电阻的前提下，进一步显著地提升耐受电压的效果。
附图说明
[0031]下面将以明确易懂的方式，结合附图说明优选实施方式，对本专利技术的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0032]图1是本专利技术提供的一种N型超结功率MOSFET器件的结构示意图；
[0033]图2是本专利技术提供的另一种N型超结功率MOSFET器件的结构示意图；
[0034]图3是本专利技术提供的一种N型超结功率MOSFET器件的制造方法的流程示意图；
[0035]图4是本专利技术提供的另一种N型超结功率MOSFET器件的制造方法的流程示意图。
具体实施方式
[0036]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对照附图说明本专利技术的具体实施方式。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0037]为使图面简洁，各图中只示意性地表示出了与专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0038]还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0039]在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0040]另外，在本专利技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种N型超结功率MOSFET器件，其特征在于，包括：半导体衬底，以及在所述半导体衬底上生长出的外延层；在所述外延层并列设置有元胞区和器件终端区，所述元胞区由交替相间的第一P柱区半导体和第一N柱区半导体构成，所述器件终端区靠近所述元胞区具有深槽，所述深槽内填充有绝缘介质，在所述深槽背离所述元胞区的一侧还具有第二P柱半导体，所述第二P柱半导体背离所述元胞区的一侧为弧形，且所述弧形为半径为r的圆弧形。2.根据权利要求1所述的N型超结功率MOSFET器件，其特征在于，所述第二P柱半导体的掺杂浓度与所述半径成反比。3.根据权利要求2所述的N型超结功率MOSFET器件，其特征在于，所述第二P柱半导体的掺杂浓度与所述半径满足公式：其中，所述N(r)为掺杂浓度，Ec为临近击穿电场，ε为介电常数，q为电荷，r为半径。4.根据权利要求1所述的N型超结功率MOSFET器件，其特征在于，在所述深槽的靠近所述元胞区的一侧具有P型半导体电荷补充区，在所述深槽的背离所述元胞区的一侧具有N型半导体电荷补充区。5.根据权利要求1所述的N型超结功率MOSFET器件，其特征在于，所述绝缘介质包括第一绝缘介质和第二绝缘介质，所述第一绝缘介质设置于所述深槽的槽底，且所述第一绝缘介质具有凹槽，所述第二绝缘介质设置于所述凹陷中。6.根据权利要求5所述的N型超结功率MOSFET器件，其特征在于，所述凹槽的槽壁的厚度在从所述槽底到所述深槽槽口的方向上逐渐减薄。7.根据权利要求6所述的N型超结功率MOSFET器件，其特征在于，所述第一绝缘介质的掺杂浓度高...

【专利技术属性】
技术研发人员：涂长招，王力，涂金福，李敏，袁益飞，
申请(专利权)人：福建康博电子技术股份有限公司，
类型：发明
国别省市：