一种超结MOSFET器件及其加工方法技术

本发明专利技术涉及一种超结MOSFET器件及其加工方法，超结MOSFET器件至少包括衬底结构、耐压区和槽型栅极结构，耐压区设置在衬底结构上，耐压区至少包括属于第一导电类型的至少一个第一耐压区和属于第二导电类型的至少一个第二耐压区，槽型栅极结构设置在耐压区中的第一耐压区的顶部，第二耐压区内设置有至少一个第三耐压区；第一耐压区顶部设置有第一基区和第二基区，第二耐压区顶部未设置第一基区和第二基区，使得第二耐压区顶部区域形成凹槽结构；第二耐压区顶部区域设置有至少一层截止层使得第二耐压区的顶部空间区域形成凹面结构。针对超结MOSFET器件的反向恢复变硬、软度因子过小的缺陷，本发明专利技术降低了体二极管体内的非平衡载流子的数量；还增大了软度因子。还增大了软度因子。还增大了软度因子。

【技术实现步骤摘要】
一种超结MOSFET器件及其加工方法


[0001]本专利技术涉及半导体
，尤其涉及一种超结MOSFET器件及其加工方法，分类号为H01L。

技术介绍

[0002]超结MOSFET（Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor，金属
‑
氧化物
‑
半导体场效应晶体管）是一种极为重要的功率开关器件。超结MOSFET导通功耗较低，在400V至1200V电压范围内有广泛应用。超结MOSFET中采用了横向上呈交替排列的n柱区和p柱区，该结构在承受反向偏压时，结构中n柱区和p柱区的pn结处会产生一个横向的电场。在被击穿前，器件的整个n柱区和p柱区在横向上已接近完全耗尽，器件的耐压将不再依赖于漂移区的掺杂浓度。这降低了体内电离杂质对纵向电场的贡献，从而在不影响器件比导通电阻的前提下，提高了器件的击穿电压。但是，超结结构在横向上交替排布的n柱区和p柱区使得体二极管的PN结面积大幅度增加，造成正向注入时器件的内部会储存更多的载流子，使得反向恢复电荷（Q
rr
）大幅度增加。此外，n柱区和p柱区在反向恢复过程中会被快速耗尽，使得体二极管的反向恢复变硬，软度因子（S）过小，这会进一步导致反向恢复过程的电压过冲和振荡，从而造成器件失效。超结MOSFET体二极管的反向恢复特性通常比较差。这对器件的可靠性以及EMI（电磁干扰）表现都是不利的。因此，将超结MOSFET体二极管的反向恢复性能优化格外重要。
[0003]改善超结MOSFET体二极管反向恢复特性的途径有两个：一是降低体二极管体内的非平衡载流子的数量，即降低Q
rr
；二是提高软度，即增大软度因子S。
[0004]例如，公开号为CN110416300A的专利申请公开了一种N型超结MOSFET，包括：在半导体衬底上形成有多个沟槽；N型柱通过形成于沟槽的侧面的第一外延层和沟槽之间的半导体衬底横向叠加而成且N型柱的掺杂通过第一外延层的N型杂质扩散而成，P型柱由填充沟槽中的第二外延层组成。超结结构底部的半导体衬底的厚度由自对准形成于沟槽底部的通过氧注入和热处理形成的第一氧化层定义；漏区形成于被减薄后的半导体衬底的背面，超结的底部的半导体衬底中还形成有由背面选择性注入形成的P型阻断层。虽然该专利能够提高器件性能的一致性，改善器件的反向恢复特性，但是会增大器件的比导通电阻。
[0005]如上所述，本专利技术希望提供一种能够克服上述缺陷的新型超结MOSFET器件。
[0006]此外，一方面由于对本领域技术人员的理解存在差异；另一方面由于申请人做出本专利技术时研究了大量文献和专利，但篇幅所限并未详细罗列所有的细节与内容，然而这绝非本专利技术不具备这些现有技术的特征，相反本专利技术已经具备现有技术的所有特征，而且申请人保留在
技术介绍
中增加相关现有技术之权利。

技术实现思路

[0007]现有技术中的超结MOSFET器件，其存在的缺陷在于：在横向上交替排布的n柱区和p柱区使得体二极管的PN结面积大幅度增加，造成正向注入时器件的内部会储存更多的载
流子，使得反向恢复电荷（Q
rr
）大幅度增加。此外，n柱区和p柱区在反向恢复过程中会被快速耗尽，使得体二极管的反向恢复变硬，软度因子（S）过小，这会进一步导致反向恢复过程的电压过冲和振荡，从而造成器件失效。
[0008]因此，如何通过改变当前的超结MOSFET器件的结构的方式来改变该缺陷，是本专利技术需要解决的技术问题之一。
[0009]针对现有技术之不足，本专利技术提供了一种超结MOSFET器件，至少包括衬底结构、耐压区和槽型栅极结构，所述耐压区设置在所述衬底结构上，所述耐压区至少包括属于第一导电类型的至少一个第一耐压区和属于第二导电类型的至少一个第二耐压区，所述槽型栅极结构设置在耐压区中的第一耐压区的顶部，所述第二耐压区内设置有至少一个第三耐压区；所述第一耐压区顶部设置有第一基区和第二基区，所述第二耐压区顶部未设置所述第一基区和所述第二基区，使得所述第二耐压区顶部区域形成凹槽结构；所述第二耐压区顶部区域设置有至少一层截止层。本专利技术通过对第二导电类型的第二耐压区的结构进行改进，并且对第一基区和第二基区的结构进行改进。在体二极管的反向恢复过程中，增大了反向恢复过程中空穴抽取路径上的电阻，减缓了反向恢复过程中空穴的抽取速度，从而提升反向恢复软度和抑制反向恢复振荡。
[0010]优选地，所述截止层的顶部设置有源极肖特基接触导体。当器件工作在反向导通状态时，源极肖特基接触导体收集从第一耐压区注入至截止层中的电子。这能降低反向导通状态下空穴的注入效率，从而降低体二极管的反向恢复电荷Q
rr
。
[0011]优选地，所述第三耐压区的掺杂浓度低于所述第二耐压区的掺杂浓度；所述第二耐压区和所述第三耐压区构成第二导电类型的耐压区。第三耐压区的掺杂浓度低于第二耐压区的掺杂浓度，使得第三耐压区和第二耐压区的整体等效电阻增大。
[0012]优选地，在所述第二耐压区顶部区域形成凹槽结构的情况下，所述第一基区和所述第二基区的横向表面和纵向表面由源极欧姆接触导体覆盖。如此设置，避免源极欧姆接触导体的功能受到影响。
[0013]优选地，所述第三耐压区的设置方式至少包括：将所述第二耐压区蚀刻以形成至少一个槽，通过将所述槽回填的方式形成所述第三耐压区。如此设置，使得第三耐压区与第二耐压区的两类材料之间能够充分接触，导电性好，不会产生额外的结构。
[0014]优选地，所述截止层的掺杂浓度低于所述第二基区的掺杂浓度。截止层的掺杂浓度低于第二基区，当器件工作在反向导通状态时，电子很容易从第一耐压区中注入到截止层，进而被源极肖特基接触导体所收集，这能降低反向导通状态下空穴的注入效率，从而降低体二极管的反向恢复电荷Q
rr
。
[0015]优选地，所述截止层的掺杂浓度高于所述第二耐压区的掺杂浓度。如此设置，使得电子才能够通过截止层避免器件发生穿通现象。
[0016]优选地，所述第二耐压区与所述第三耐压区的掺杂浓度之比大于或等于3，能够大幅降低反向恢复的软度因子S，并可抑制反向恢复过程的电流振荡和电压振荡。
[0017]本专利技术还提供一种超结MOSFET器件的加工方法，所述方法至少包括：将耐压区设置在衬底结构上，所述耐压区至少包括属于第一导电类型的至少一个第一耐压区和属于第二导电类型的至少一个第二耐压区，将所述槽型栅极结构设置在耐压区中的第一耐压区的顶部，在所述第二耐压区内设置至少一个第三耐压区；按照在所述第二耐压区顶部区域形
成凹槽结构的方式设置第一基区和第二基区，在所述第二耐压区顶部区域设置至少一层截止层。其中，所述第三耐压区的掺杂浓度低于所述第二耐压区的掺杂浓度。
[0018]优选地，所述方法还包括：在所述截止层的顶部设置源极肖特基接触导体。
[0019]本专利技术的超结MOSFET器件的加工方法，与传本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超结MOSFET器件，至少包括衬底结构、耐压区和槽型栅极结构（50），所述耐压区设置在所述衬底结构上，所述耐压区至少包括属于第一导电类型的至少一个第一耐压区（30）和属于第二导电类型的至少一个第二耐压区（31），所述槽型栅极结构（50）设置在耐压区中的所述第一耐压区（30）的顶部，其特征在于，所述第二耐压区（31）内设置有至少一个第三耐压区（32）；所述第一耐压区（30）顶部设置有第一基区（41）和第二基区（42），所述第二耐压区（31）顶部未设置所述第一基区（41）和所述第二基区（42），使得所述第二耐压区（31）顶部区域形成凹槽结构；所述第二耐压区（31）顶部区域设置有至少一层截止层（43）。2.根据权利要求1所述的超结MOSFET器件，其特征在于，所述截止层（43）的顶部设置有源极肖特基接触导体（4）。3.根据权利要求2所述的超结MOSFET器件，其特征在于，所述第三耐压区（32）的掺杂浓度低于所述第二耐压区（31）的掺杂浓度；所述第二耐压区（31）和所述第三耐压区（32）构成第二导电类型的耐压区。4.根据权利要求3所述的超结MOSFET器件，其特征在于，在所述第二耐压区（31）顶部区域形成凹槽结构的情况下，所述第一基区（41）和所述第二基区（42）的横向表面和纵向表面由源极欧姆接触导体（3）覆盖。5.根据权利要求4所述的超结MOSFET器件，其特征在于，所述第三耐压区（32）的设置方式至少包...

【专利技术属性】
技术研发人员：李睿，王思亮，马克强，胡敏，
申请(专利权)人：成都森未科技有限公司，
类型：发明
国别省市：