半导体装置制造方法及图纸

根据一实施方式，半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、导电体、栅极电极和第二电极。第一半导体区域设于第一电极之上。第二半导体区域设于第一半导体区域之上。第三半导体区域设于第二半导体区域的一部分之上。导电体经由绝缘部设于第一半导体区域中。导电体的下表面包含第一面和第二面，第一面平行于与从第一电极朝向第一半导体区域的第一方向正交的第二方向，第二面与第一面相连，且相对于第一方向以及第二方向倾斜。栅极电极设于绝缘部中，且在第二方向上隔着栅极绝缘层与第二半导体区域相对。第二电极设于第二半导体区域以及第三半导体区域之上。设于第二半导体区域以及第三半导体区域之上。设于第二半导体区域以及第三半导体区域之上。

【技术实现步骤摘要】
半导体装置
[0001]关联申请
[0002]本申请享受以日本专利申请第2022
‑
21444号(申请日：2022年2月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式一般涉及半导体装置。

技术介绍

[0004]金属氧化物半导体场效应晶体管(MOSFET)等半导体装置例如被用于电力转换。对于半导体装置，要求降低漏电流。

技术实现思路

[0005]实施方式提供能够降低漏电流的半导体装置。
[0006]根据一实施方式，半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、导电体、栅极电极和第二电极。所述第一半导体区域设于所述第一电极之上，且与所述第一电极电连接。所述第二半导体区域设于所述第一半导体区域之上。所述第三半导体区域设于所述第二半导体区域的一部分之上。所述导电体经由绝缘部设于所述第一半导体区域中。所述导电体的下表面包含第一面和第二面，所述第一面平行于与从所述第一电极朝向所述第一半导体区域的第一方向正交的第二方向，所述第二面与所述第一面相连，且相对于所述第一方向以及所述第二方向倾斜。所述栅极电极设于所述绝缘部中，且在所述第二方向上隔着栅极绝缘层与所述第二半导体区域相对。所述第二电极设于所述第二半导体区域以及所述第三半导体区域之上，且与所述第二半导体区域以及所述第三半导体区域电连接。
附图说明
[0007]图1是对实施方式的半导体装置的一部分进行表示的立体剖视图。
[0008]图2是将图1的一部分放大的剖视图。
[0009]图3的(a)及(b)、图4的(a)及(b)、图5的(a)及(b)、图6的(a)及(b)是表示实施方式的半导体装置的制造方法的剖视图。
[0010]图7是对参考例的半导体装置的一部分进行表示的剖视图。
[0011]图8是示意性地表示半导体装置的特性的线图。
[0012]图9是对实施方式的变形例的半导体装置的一部分进行表示的立体剖视图。
[0013]图10是对实施方式的变形例的半导体装置的一部分进行表示的立体剖视图。
具体实施方式
[0014]以下，参照附图对本专利技术的各实施方式进行说明。
[0015]附图是示意性的或者概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等未必与现实情况相同。即使在表示相同部分的情况下，也存在根据附图而将彼此的尺寸、比率差异化表示的情况。
[0016]在本申请说明书和各图中，对于与已经说明的要素相同的要素，标注相同的附图标记并适当省略详细的说明。
[0017]在以下的说明以及附图中，n
+
、n
‑
、p
+
以及p这些标记表示各杂质浓度的相对的高低。即，附有“+”的标记表示与未附有“+”以及“－”中的任一方的标记相比杂质浓度相对较高，附有“－”的标记表示与未附有任一方的标记相比杂质浓度相对较低。在各个区域中包含p型杂质和n型杂质双方的情况下，这些标记表示这些杂质相互补偿之后的净的杂质浓度的相对的高低。
[0018]对于以下说明的各实施方式，也可以使各半导体区域的p型和n型颠倒来实施各实施方式。
[0019]图1是对实施方式的半导体装置的一部分进行表示的立体剖视图。
[0020]如图1所示，实施方式的半导体装置100包含n
‑
型(第一导电型)漂移区域1(第一半导体区域)、p型(第二导电型)基极区域2(第二半导体区域)、n
+
型源极区域3(第三半导体区域)、p
+
型接触区域4、n
+
型漏极区域5、导电体10、绝缘部21、栅极电极30、漏极电极41(第一电极)以及源极电极42(第二电极)。半导体装置100例如是MOSFET。
[0021]在实施方式的说明中，将使用XYZ正交坐标系。将从漏极电极41朝向n
‑
型漂移区域1的方向设为Z方向(第一方向)。将与Z方向正交的一方向设为X方向(第二方向)。将与X方向以及Z方向正交的方向设为Y方向。另外，在此，将从漏极电极41朝向n
‑
型漂移区域1的方向称为“上”，将与之相反的方向称为“下”。这些方向是基于漏极电极41与n
‑
型漂移区域1的相对位置关系的方向，与重力的方向没有关系。
[0022]漏极电极41设于半导体装置100的下表面。n
+
型漏极区域5设于漏极电极41之上，且与漏极电极41电连接。n
‑
型漂移区域1设于n
+
型漏极区域5之上。n
‑
型漂移区域1中的n型杂质浓度比n
+
型漏极区域5中的n型杂质浓度低。n
‑
型漂移区域1经由n
+
型漏极区域5与漏极电极41电连接。
[0023]p型基极区域2设于n
‑
型漂移区域1之上。n
+
型源极区域3设于p型基极区域2的一部分之上。p
+
型接触区域4设于p型基极区域2的另一部分之上。p
+
型接触区域4中的p型杂质浓度比p型基极区域2中的p型杂质浓度高。
[0024]导电体10经由绝缘部21设于n
‑
型漂移区域1中。栅极电极30设于绝缘部21中，且位于导电体10之上。栅极电极30设于绝缘部21中，且在X方向上隔着栅极绝缘层31与p型基极区域2相对。栅极绝缘层31是绝缘部21的一部分。在图示的例子中，栅极电极30与n
‑
型漂移区域1的一部分以及n
+
型源极区域3的一部分也相对。
[0025]源极电极42设于n
+
型源极区域3以及p
+
型接触区域4之上，且与n
+
型源极区域3以及p
+
型接触区域4电连接。在图示的例子中，源极电极42的一部分向下方延伸，设于沿X方向排列的一对n
+
型源极区域3彼此之间。p型基极区域2经由p
+
型接触区域4与源极电极42电连接。栅极电极30通过栅极绝缘层31与源极电极42电气分离。
[0026]p型基极区域2、n
+
型源极区域3、p
+
型接触区域4、导电体10以及栅极电极30分别沿Y方向延伸，且在X方向上设有多个。导电体10的Y方向上的端部被向上方抬升而与源极电极
42电连接。或者，也可以不在导电体10与栅极电极30之间设置绝缘部21，而是使导电体10与栅极电极30电连接。
[0027]图2是将图1的一部分放大的剖视图。
[0028]如图2所示，导电体10的下表面包含第一面S1、第二面S2以及第三面S3。第一面S1与X
‑
Y面平行。第二面S2以及第三面S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一电极；第一导电型的第一半导体区域，其设于所述第一电极之上，且与所述第一电极电连接；第二导电型的第二半导体区域，其设于所述第一半导体区域之上；第一导电型的第三半导体区域，其设于所述第二半导体区域的一部分之上；导电体，其经由绝缘部设于所述第一半导体区域中，所述导电体的下表面包含第一面和第二面，所述第一面平行于与从所述第一电极朝向所述第一半导体区域的第一方向正交的第二方向，所述第二面与所述第一面相连，且相对于所述第一方向以及所述第二方向倾斜；栅极电极，其设于所述绝缘部中，且在所述第二方向上隔着栅极绝缘层而与所述第二半导体区域相对；以及第二电极，其设于所述第二半导体区域以及所述第三半导体区域之上，且与所述第二半导体区域以及所述第三半导体区域电连接。2.根据权利要求1所述的半导体装置，其特征在于，所述导电体包含具有所述第一面以及所述第二面的第一导电部和设于所述第一导电部之上的第二导电部，在所述第二方向上，所述第一导电部的长度比所述第二导电部的长度长。3.根据权利要求2所述的半导体装置，其特征在于，所述导电体还包含设于所述第二导电部之上的第三导电部，在所述第二方向上，所述第二导电部的长度比所述第三导电部的长度短。4.根据权利要求2所述的半导体装置，其特征在于，所述第一导电部包含：第...

【专利技术属性】
技术研发人员：下村纱矢，加藤浩朗，河井康宏，吉田裕史，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：